存儲(chǔ)器系統(tǒng) 題庫和答案

《存儲(chǔ)器系統(tǒng) 題庫和答案》由會(huì)員分享，可在線閱讀，更多相關(guān)《存儲(chǔ)器系統(tǒng) 題庫和答案（4頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、第 3 章 存儲(chǔ)器系統(tǒng) 一．選擇題 1．計(jì)算機(jī)工作中只讀不寫的存儲(chǔ)器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面關(guān)于主存儲(chǔ)器(也稱為內(nèi)存)的敘述中，不正確的是( )。 (A) 當(dāng)前正在執(zhí)行的指令與數(shù)據(jù)都必須存放在主存儲(chǔ)器內(nèi)，否則處理器不能進(jìn)行處理 (B) 存儲(chǔ)器的讀、寫操作，一次僅讀出或?qū)懭胍粋€(gè)字節(jié) (C) 字節(jié)是主存儲(chǔ)器中信息的基本編址單位 (D) 從程序設(shè)計(jì)的角度來看，cache (高速緩存)也是主存儲(chǔ)器 3. CPU對存儲(chǔ)器或I/O端口完成一次讀/寫操作所需的時(shí)間稱為一個(gè)()周期。 (A) 指令 (B) 總線 (C) 時(shí)

2、鐘 (D) 讀寫 4. 存取周期是指( )。 (A)存儲(chǔ)器的寫入時(shí)間 (B)存儲(chǔ)器的讀出時(shí)間 (C)存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短時(shí)間間隔(D)存儲(chǔ)器進(jìn)行連續(xù)讀/寫操作允許的最短 時(shí)間 3 間隔 5. 下面的說法中， ( )是正確的。 (A) EPROM是不能改寫的 (B) EPROM是可改寫的，所以也是一種讀寫存儲(chǔ)器 (C) EPROM是可改寫的，但它不能作為讀寫存儲(chǔ)器(D) EPROM只能改寫一次 6. 主存和 CPU 之間增加高速緩存的目的是( )。 (A) 解決 CPU 和主存間的速度匹配問題 (B) 擴(kuò)大主存容量 (C) 既擴(kuò)大主存容量，又提高存取速度 (D) 增強(qiáng)

3、 CPU 的運(yùn)算能力 7. 采用虛擬存儲(chǔ)器的目的是( )。 (A) 提高主存速度 (B) 擴(kuò)大外存的容量 (C) 擴(kuò)大內(nèi)存的尋址空間 (D) 提高外存的速度 8某數(shù)據(jù)段位于以70000起始的存儲(chǔ)區(qū)，若該段的長度為64KB，其末地址是()。 (A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9. 微機(jī)系統(tǒng)中的存儲(chǔ)器可分為四級(jí)，其中存儲(chǔ)容量最大的是( )。 (A) 內(nèi)存 (B) 內(nèi)部寄存器 (C) 高速緩沖存儲(chǔ)器 (D) 外存 10. 下面的說法中， ( )是正確的。 (A) 指令周期等于機(jī)器周期 (B) 指令周期大于機(jī)器周期 (C) 指令周期

4、小于機(jī)器周期 (D) 指令周期是機(jī)器周期的兩倍 11. 計(jì)算機(jī)的主內(nèi)存有3K字節(jié)，則內(nèi)存地址寄存器需()位就足夠。 (A) 10 (B) 11 (C) 12 (D) 13 12. 若 256KB 的 SRAM 具有 8條數(shù)據(jù)線，那么它具有( )地址線。 (A) 10 (B) 18 (C) 20 (D) 32 13. 可以直接存取1M字節(jié)內(nèi)存的微處理器，其地址線需()條。 (A) 8 (B)16 (C) 20 (D) 24 14?規(guī)格為4096x8的存儲(chǔ)芯片4片，組成的存儲(chǔ)體容量為()。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15. 一個(gè)有16字

5、的數(shù)據(jù)區(qū)，其起始地址為70A0： DDF6H，則該數(shù)據(jù)區(qū)末字單元的物理地址 為( )。 (A) 14E96H (B) 7E814H (C) 7E7F6H (D) 7E816H 16. 某微型計(jì)算機(jī)可直接尋址64M字節(jié)的內(nèi)存空間，其CPU的地址總線至少應(yīng)有()條。 ( A) 20 ( B) 30 ( C) 16 ( D) 26 17. 對于地址總線為32位的微處理器來說，其直接尋址范圍可達(dá)( )。 (A) 64MB (B)256MB (C) 512MB (D)4GB 18. 通常高速緩存是由快速()組成。 (A) SRAM (B) DRAM (C) EEPROM (D) Flash

6、 19. CPU在執(zhí)行指令的過程中，每完成一次對存儲(chǔ)器或I/O端口的訪問過程，稱為() (A)時(shí)鐘周期⑻總線周期(C)總線讀周期(D)總線寫周期 20. 某CPU有32條地址線，與之相連的一個(gè)I/O芯片的口地址為210H?21FH，則該I/O芯 片的片選信號(hào)至少應(yīng)由()條地址線譯碼后產(chǎn)生。 (A) 16 (B) 10 (C) 4 (D) 6 21. 采用高速緩存Cache的目的是(B )。 (A)提高總線速度(B)提高主存速度 (C)使CPU全速運(yùn)行(D)擴(kuò)大尋址空間 22?堆棧的工作方式是(D )。 (A)先進(jìn)先出(B)隨機(jī)讀寫 (C)只能讀出，不能寫入(D)后進(jìn)先出 是指(

7、D )。 (A)隨機(jī)讀寫存儲(chǔ)器(B)可編程只讀存儲(chǔ)器 (C)只讀存儲(chǔ)器(D)可擦除可編程 只讀存儲(chǔ)器 24?連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間的最小間隔叫(A )。 (A)存取時(shí)間 (B)讀周期 (C)寫周期 (D)存取周期 25. 對存儲(chǔ)器訪問時(shí)，地址線有效和數(shù)據(jù)線有效的時(shí)間關(guān)系應(yīng)該是(C )。 (A)數(shù)據(jù)線較先有效 (B)二者同時(shí)有效 (C)地址線較先有效 (D)同時(shí)高電平 26. 微機(jī)的內(nèi)存器可用(A )構(gòu)成。 (A) RAM和ROM (B)硬盤 (C) 軟盤 (D)光盤 27. 和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是(C 〕。 (A)容量大、速度快、成本低(B)容量大、速度

8、慢、成本高 (C) 容量小、速度快、成本高(D)容量小、速度快、成本低 28?若內(nèi)存容量為64KB，則訪問內(nèi)存所需地址線(A )條 (A) 16 (B) 20 (C) 18 (D) 19 29.若用6264SRAM芯片(8Kx8位)組成128KB的存儲(chǔ)器系統(tǒng)，需要(A )片6264芯片。 (A) 16 (B) 24 (C) 32 (D) 64 30?若內(nèi)存容量為64KB，則訪問內(nèi)存所需地址線(A )條。 (A) 16 (B) 20 (C) 18 (D) 19 31.斷電后存儲(chǔ)的資料會(huì)丟失的存儲(chǔ)器是(A ) (A) RAM (B) ROM (C) CD-ROM (D ) 硬盤

9、 32?斷電后存儲(chǔ)的資料會(huì)丟失的存儲(chǔ)器是(A )。 (A) RAM (B) ROM (C) CD-ROM (D)硬盤 33.連接到64000H?6FFFF地址范圍上的存儲(chǔ)器用8Kx8位芯片構(gòu)成，該芯片需要()片。 (A) 4 (B) 8 (C) 6 (D) 12 二、判斷題 1. 靜態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)容可以永久保存。 2. 總線周期是指CPU執(zhí)行一條指令所需的時(shí)間。 3. 靜態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)容可以永久保存。 4. Cache是一種快速的靜態(tài)RAM,它介于CPU與內(nèi)存之間。 5. 尋址256M字節(jié)內(nèi)存空間，需28條地址線。 6. 無論米用何種工藝，動(dòng)態(tài)RAM都是利用電容存儲(chǔ)

10、電荷的原理來保存信息的。 19. EPROM是指可擦除可編程隨機(jī)讀寫存儲(chǔ)器。X 36?某內(nèi)存模塊的地址范圍為80000H?OBFFFFH,該模塊的容量為256K ( V ) 三、填空題 1. 為保證動(dòng)態(tài)RAM中的內(nèi)容不消失，需要進(jìn)行()操作。 2. 16K字節(jié)的存儲(chǔ)芯片有()根地址線，用它構(gòu)成64K空間的存儲(chǔ)器共需()片，與8位機(jī)相 連時(shí)需地址譯碼器74LS138至少()片，若要求該地址空間為連續(xù)的，則譯碼器的引腳A應(yīng)接 地址線( )，引腳 B 接地址線( )，引腳 C 接地址線( )。 3. 隨機(jī)存儲(chǔ)器 RAM 主要包括( )和( )兩大類。 4. 構(gòu)成 64K*8 的存儲(chǔ)

11、系統(tǒng)，需 8K*1 的芯片( )片。 5?某存儲(chǔ)模塊的容量為64K，它的起始地址若為20000H，則末地址應(yīng)為()。 6.某RAM芯片的存儲(chǔ)容量是8Kx8bit，則該芯片引腳中有幾根地址線幾根數(shù)據(jù)線如已知某 半導(dǎo)體存儲(chǔ)器芯片 SRAM 的引腳中有 14 根地址線和 8 根數(shù)據(jù)線，那么其存儲(chǔ)容量應(yīng)為 ( )。 7?電路結(jié)構(gòu)如下，請給出圖中RAM1和RAM2的地址范圍。 &某RAM芯片的存儲(chǔ)容量是4Kx8位，該芯片引腳中有()根地址線，()根數(shù)據(jù)線。 9. 某16位微機(jī)系統(tǒng)的地址總線為20位，其存儲(chǔ)器中RAM的容量為128KB，首地址為80000H， 且地址是連續(xù)的。問可用的最高地址

12、是( )H。 10. 用2Kx8的SRAM芯片組成32Kx16的存儲(chǔ)器，共需SRAM芯片()片，產(chǎn)生片選信號(hào)的 地址至少需要( )位。 中地址/數(shù)據(jù)線分時(shí)復(fù)用，為保證總線周期內(nèi)地址穩(wěn)定，應(yīng)配置()，為提高總線驅(qū)動(dòng)能力， 應(yīng)配置( )。 12、 8086 和 8088 的地址總線有( )根，能尋址( ) MB 的存儲(chǔ)器空間。 13. 組成32M*8位的存儲(chǔ)器，需要1M*4位的存儲(chǔ)芯片共()片。 從偶地址中按字節(jié)讀時(shí)，存儲(chǔ)器數(shù)據(jù)進(jìn)入數(shù)據(jù)總線的( ) ；從奇地址按字節(jié)讀時(shí)，進(jìn)入數(shù) 據(jù)總線的( )。 15. 1KB= 1024___字節(jié)， 1MB=___1024__KB。 16.

13、某8086微處理器系統(tǒng)中設(shè)計(jì)了一個(gè)存儲(chǔ)為128KB的SRAM存儲(chǔ)器模塊，約定該存儲(chǔ)器 模塊的起始地址為80000H，則該存儲(chǔ)器模塊的末地址為()。 17. 設(shè)微機(jī)的地址總線為16位，其RAM存儲(chǔ)器容量為32KB，首地址為4000H，且地址是連 續(xù)的，則可用的最高地址是( )。 四. 做圖題 1、 設(shè)某計(jì)算機(jī)要用32K*4的動(dòng)態(tài)RAM存儲(chǔ)器芯片擴(kuò)展128K*8的存儲(chǔ)器。請回答： ⑴擴(kuò)展該存儲(chǔ)器系統(tǒng)共需要幾片RAM芯片 (2) 每塊芯片應(yīng)該有多少根數(shù)據(jù)線和多少根地址線 (3) 試畫出存儲(chǔ)器的組成圖，并與CPU連接(設(shè)CPU有20根地址線)。 (4) 根據(jù)所畫出的連接圖，確定其地址空

14、間范圍 2、 將一個(gè)8086微機(jī)系統(tǒng)再用16K*8的存儲(chǔ)器芯片，它占的地址為D0000H至D7FFFH，試 畫出該存儲(chǔ)器與CPU的接口圖。 3、 用 16K*8 的 SRAM 存儲(chǔ)器芯片組成的 64K 字節(jié)的 RAM 存儲(chǔ)器電器，試回答下列問題： (1) 試畫出存儲(chǔ)器的組成圖，并與CPU連接，要求所組成的存儲(chǔ)器空間從10000H開始并且是 連續(xù)的。 (2) 求各存儲(chǔ)器的地址范圍。 一、選擇題 1. (B) 2. (B) 3. (B) 4. (D) 5. (C) 6. (A) 7. (C) 8. (C )9 . (D) 10. (B) 11. (C) 12.

15、(B) 13. (C) 14. (C) 15. (B) 16. (D ) 17 . (D) 18 (A ) 19. (B) 20. (D) 21. (B) 22. (D) 23. (D) 24. (A) 25. (C) 26. (A) 27. (C) 28. (A) 29. (A) 30. (A) 31. (A) 32. (A) 33. (A) 34. (A) 35. (C) 、判斷題 1. X 2. X 3. X 4. V 5. V 6. V 7. X 8. V 三、填空題 1． 定時(shí)刷新 2． 14； 4； 1；A14；A15 ；1 或 0 3． SRAM，DRAM 4．64 5． 2FFFFH 6. 13根地址線，8根數(shù)據(jù)線;16KB 92BFFH 7. RAM1： 92600H?927FFH RAM2： 92A00H 8. 12 根地址線， 8 根數(shù)據(jù)線。 9. 9FFFFH 10. .32， 4_ 11. 鎖存器， 驅(qū)動(dòng)器 12. 20 ， 1 13. 64 14. .數(shù)據(jù)線低8位 數(shù)據(jù)線高8位 15. 1024， 1024 16. 9FFFFH 17. 0BFFFH