0.13um-shrink工藝的嵌入式閃存的耐久性特性研究分析 計(jì)算機(jī)專業(yè)

《0.13um-shrink工藝的嵌入式閃存的耐久性特性研究分析 計(jì)算機(jī)專業(yè)》由會(huì)員分享，可在線閱讀，更多相關(guān)《0.13um-shrink工藝的嵌入式閃存的耐久性特性研究分析 計(jì)算機(jī)專業(yè)（87頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、摘要 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 摘 要 耐久性特性是存儲(chǔ)類芯片最為重要的可靠性課題之一。0.13um-shrink閃存器件因?yàn)槠涮厥獾慕Y(jié)構(gòu)和工作模式，導(dǎo)致了特有的器件特性，同時(shí)還引入了其他的可靠性問(wèn)題。 本文綜合了直流電壓應(yīng)力和 UV 方式，研究了三柵分柵閃存器件耐久性退化機(jī) 理，實(shí)驗(yàn)驗(yàn)證了多晶到多晶的 F-N電子隧穿擦除操作引起的隧穿氧化物束縛電子是導(dǎo)致三柵分柵閃存器件退化的重要原因?；谄骷途眯酝嘶瘷C(jī)理，講述了三柵分柵 閃存特殊的結(jié)構(gòu)和操作方式。 在耐久性優(yōu)

2、化方面，本論文重點(diǎn)從器件操作條件對(duì)三柵分柵閃存器件的耐久性進(jìn)行了研究。在優(yōu)化器件操作條件方面，提出了過(guò)擦除方法和動(dòng)態(tài)調(diào)節(jié)擦除電壓的方法，應(yīng)用于單個(gè)存儲(chǔ)單元的測(cè)試中，相較于原始的擦除操作條件，能夠很好的改善器件的耐久特性。 關(guān)鍵詞：閃存，耐久性，陷阱束縛電荷，耐久性優(yōu)化,尺寸縮小 Abstract Investigation of 0.13um-shrink Flash Characteristics and Endurance Reliability Abstract

3、Endurance is one of the most important reliability topics in flash memory. Due to the special physical structure and operation method in 0.13um-shrink flash memory, it has a unique device characteristic and a new reliability problem. In this thesis, by using of DC (Direct Current) stress and UV (

4、ultraviolet), the mechanism of endurance degradation in triple split-gate flash memory is investigated. Poly-to-poly F-N (Fowler-Nordheim) erase tunneling induced electron trapping is confirmed to dominate the degradation of triple split-gate flash device during cycling. As for endurance optimiz

5、ation, the studies are carried out on the operation conditions. Two methods—Over-erase and Dynamic Adjusting Erase Voltage—are put forward and proved effectively for the enhancement of endurance characteristics in single-cell samples. Keywords: Flash, Endurance, Electron Trapping, shrink

6、 目錄 目 錄 摘要. I Abstract II 第一章 緒論 1 1.1 非易失性半導(dǎo)體存儲(chǔ)器技術(shù)的發(fā)展歷史. 1 1.1.1 從 ROM 發(fā)展到 EPROM 1 1.1.2 從 EPROM 發(fā)展到 EEPROM 2 1.1.3 從 EEPROM 發(fā)展到 Flash Memory 3 1.2 0.13um-shrink 閃存芯片簡(jiǎn)介 11 1.2.1 芯片結(jié)構(gòu)介紹 ....................................

7、... 11 1.2.2 芯片原理介紹 ........................................ 13 1.2.3 芯片制造流程 ......................................... 17 1.2.4 芯片測(cè)試流程 ......................................... 18 1.3 研究0.13um-shrink閃存的耐久性以及市場(chǎng)空間有何必要 1.4 本論文的工作 ...................................

8、.............. 20 第二章閃存芯片的耐久性研究現(xiàn)狀和耐久特性退化原理研究 22 2.1 研究現(xiàn)狀分析 .................................................. 22 2.1.1 源端通道熱電子注入（SSI）導(dǎo)致的耐久特性退化 ................. 22 2.1.2 Poly 到 Poly 的 F-N 隧穿導(dǎo)致的耐久特性退化 .................... 23 2.2 耐久特性退化原理 ............................................

9、 25 2.3 本章小結(jié) ...................................................... 48 第三章 0.13um-shrink閃存器件耐久特性和工作條件的關(guān)系研究 49 3.1 器件耐久特性和工作條件的關(guān)系研究 49 3.2 器件耐久特性和環(huán)境溫度的關(guān)系研究 52 3.2.1 實(shí)驗(yàn)準(zhǔn)備和過(guò)程 ......................................... 52 3.2.2 實(shí)驗(yàn)結(jié)果和解析 ............................................

10、... 53 3.3 本章小結(jié) .............................................................. 56 第四章0.13um-shrink閃存芯片耐久特性優(yōu)化的研究 ..................... 57 4.1 存儲(chǔ)單元過(guò)擦除法 ................................................... 57 4.2 存儲(chǔ)單元?jiǎng)討B(tài)擦除法 ................................................... 59 4.2.1 基本理論

11、 ...................................................... 60 4.2.2 實(shí)驗(yàn)結(jié)果和解析 ............................................... 61 4.3 本章小結(jié) .............................................................. 70 第五章 總結(jié) 80 參考文獻(xiàn) 81 附 錄 ..........................................................

12、........ 89 致謝 ...................................................................... 90 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 第一章 緒論 1.1 引言 在現(xiàn)代化的信息技術(shù)中，半導(dǎo)體存儲(chǔ)器是非常重要的電子元件，和其他的Si工藝技術(shù)一樣，儲(chǔ)存技術(shù)在容量和特性方面也跟隨著摩爾定律成長(zhǎng)的腳步。當(dāng)不外加電源的時(shí)候，這類儲(chǔ)存器件也能在相當(dāng)長(zhǎng)的時(shí)間里保持

13、著之前寫進(jìn)去的信息。非易揮發(fā)性閃存器件（Nonvolatile Memories，NVM）是固態(tài)存儲(chǔ)類器件中一個(gè)占主導(dǎo)地位的分支。由于量產(chǎn)規(guī)模和較大的市場(chǎng)份額，非易揮發(fā)性閃存器件一直都受到大眾的關(guān)注。本文所研討的0.13um-shrink是就是一種半導(dǎo)體存儲(chǔ)器件，它是非易揮發(fā)性的半導(dǎo)體，這一小節(jié)，我們回顧了關(guān)于這一類半導(dǎo)體技術(shù)的發(fā)展歷程，而且還分析了不同種類的半導(dǎo)體的技術(shù)。從而得出，非易揮發(fā)半導(dǎo)體必然向著閃存技術(shù)方向發(fā)展，因?yàn)檫@種技術(shù)的市場(chǎng)前景良好。 1.1.1 從 ROM 發(fā)展到 EPROM 上世紀(jì)六零年代中期，一直占據(jù)主流市場(chǎng)的磁芯存儲(chǔ)器，也就是magnetic

14、corememory開始被金屬氧化物半導(dǎo)體代替，并逐漸被市場(chǎng)認(rèn)可。這種半導(dǎo)體存儲(chǔ)器被稱為MOS，然而這種儲(chǔ)存器存在一個(gè)致命的缺點(diǎn)，一旦斷電，所存儲(chǔ)的數(shù)據(jù)在很短的時(shí)間內(nèi)就會(huì)丟失，基于這種情況，ROM，也就是非易失性半導(dǎo)體還是存儲(chǔ)器市場(chǎng)的主流。 直到1967年，半導(dǎo)體存儲(chǔ)市場(chǎng)開始推出浮柵（即FG）的理念，并在這種理念下開始推出了金氮氧半導(dǎo)體，也就是占據(jù)了市場(chǎng)半個(gè)多世紀(jì)的MNOS，這種存儲(chǔ)器解決了MOS容易丟失數(shù)據(jù)的問(wèn)題，并且在性能上比1971年的ROM還要先進(jìn)，在PAM，也就是1K的隨機(jī)存儲(chǔ)器問(wèn)世沒多長(zhǎng)時(shí)間，在浮柵概念的推動(dòng)下，EPROM即紫外光擦除可編程只讀存儲(chǔ)器開始風(fēng)靡世

15、界。 這種存儲(chǔ)器屬于半導(dǎo)體存儲(chǔ)器的一種，而且可以實(shí)現(xiàn)電學(xué)化變成，還可以將寫入的數(shù)據(jù)擦除，并且不會(huì)因?yàn)閿嚯姸鴣G失數(shù)據(jù)，這是浮柵理念的一次質(zhì)的飛躍。這種存儲(chǔ)器在編程的時(shí)候采用的是CHI，也就是溝道熱電子注入的方式、這種編程方式需要高電壓以及大流量的電流作為環(huán)境需求，因此，一般采用12伏的電源作為外部供電模式，每寫入一個(gè)字節(jié)的程序，需要1ms左右的時(shí)間，這種存儲(chǔ)器只可以向浮柵提供電子，只有用紫外光照射才能擦除，實(shí)現(xiàn)存儲(chǔ)是通過(guò)浮柵內(nèi)的電子逸出勢(shì)壘而實(shí)現(xiàn)。擦除存儲(chǔ)器數(shù)據(jù)的時(shí)候，需要用紫外光照射20分鐘以上，而且必須是斷電操作，EPROM在進(jìn)行擦除的時(shí)候不按照字節(jié)擦除，所以可以用單個(gè)

16、的浮柵MOS來(lái)構(gòu)成EPROM的存儲(chǔ)單元，正因如此，高度集成的EPROM才能實(shí)現(xiàn)DRAM，也就是動(dòng)態(tài)隨機(jī)存儲(chǔ)器的功能。 因?yàn)镋PROM需要進(jìn)行紫外光照射才能實(shí)現(xiàn)擦除功能，所以，在生產(chǎn)這類存儲(chǔ)器組件的時(shí)候，必須要有一個(gè)石英窗口，這就導(dǎo)致這種半導(dǎo)體存儲(chǔ)器的成本直線上升。而且，EPROM的編程與擦除必須通過(guò)電路板進(jìn)行，這也造成了封裝難度提高?；谝陨锨闆r，人們逐漸開發(fā)出一種可編程的一次性存儲(chǔ)器，也就是OTP，（One-Time-Programmable），這種存儲(chǔ)器的結(jié)構(gòu)類似于EPROM，但是只能編程一次，之后就不能進(jìn)行再編程和擦除了，因此，這種器件不需要封裝石英窗口，成本自然大

17、幅度降低。 1.1.2 EPROM到 EEPROM的升級(jí) 在EPROM出現(xiàn)后十多年，也就是1983年，EPROM出現(xiàn)了第一次大的升級(jí)，16K的可編程擦除存儲(chǔ)器問(wèn)世了，而且這種存儲(chǔ)器的擦除不再是紫外光，而是電擦除式的，這就是EEPROM，因?yàn)樗彩腔诟鸥拍铋_發(fā)的，所以跟EPROM非常類似，與器件溝道區(qū)域絕緣的是 n 型摻雜的多晶硅平板。由于高質(zhì)量的氧化物將這一平板完全與其它電極隔離，因而形成了浮柵。通常，與浮柵耦合的是一個(gè)或多個(gè)電極，而器件溝道的導(dǎo)通與否是由浮柵中所儲(chǔ)存電子的數(shù)量決定的。其與 EPROM 最主要的不同在于EEPROM都是通過(guò)電信號(hào)進(jìn)行編程和擦除的

18、，不要講存儲(chǔ)器從電路板取出，而且，操作的時(shí)候可以按照字節(jié)順序進(jìn)行，改變了EPROM改動(dòng)需要整體擦除或者編程的弊端。 和編程。雖然EEPROM的功能相對(duì)完整，但是其結(jié)構(gòu)也更為復(fù)雜，EPROM是單個(gè)MOS元件構(gòu)成，而EEPROM則是需要存儲(chǔ)晶體管和選擇晶體管共同組成（如下圖），所以，這種存儲(chǔ)器被稱為雙晶體管存儲(chǔ)器。雖然功能更加完備，但是每存儲(chǔ)一個(gè)字節(jié)，就搞占用更多的芯片面積，造成了EEPROM在集成方便總是要筆EPROM慢一兩代。 在EEPROM存儲(chǔ)器上，不僅應(yīng)用了浮柵技術(shù)，而且還應(yīng)用了電荷束縛技術(shù)，電擦除可以擦除掉MNOS單元的數(shù)據(jù)信息，另外，通過(guò)F-N電子隧穿來(lái)實(shí)現(xiàn)對(duì)

19、浮柵單元的擦除，這種隧穿技術(shù)全稱為（Fowler-Nordheim electron tunneling），此外還可以采用溝道熱電子注入，也就是CHEI來(lái)進(jìn)行數(shù)據(jù)擦除或者是完成編程工作。 EEPROM問(wèn)世以后，人們?cè)絹?lái)越追求可以不需要外部能源就可以實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，而且不容易丟失數(shù)據(jù)的存儲(chǔ)器，而且還追求這種存儲(chǔ)器可以實(shí)現(xiàn)高集成，低成本，功耗低，以及快速編程以及數(shù)據(jù)讀取的功能，而EEPROM的發(fā)展也越來(lái)越能滿足人們的需求，當(dāng)前的EEPROM存儲(chǔ)器以及可以實(shí)現(xiàn)了內(nèi)部編程時(shí)序、地址鎖定以及數(shù)據(jù)鎖定、頁(yè)式存儲(chǔ)等功能，而且，這種存儲(chǔ)器還實(shí)現(xiàn)了與TTL邏輯完全兼容的效果，并且還可以與芯片內(nèi)脈

20、沖整形以及數(shù)據(jù)輪詢等多種功能，行業(yè)內(nèi)將這種功能全面的EEPROM存儲(chǔ)器稱之為Full-Feature EEPROM，簡(jiǎn)稱FF-EEPROM。這類存儲(chǔ)器的系統(tǒng)適應(yīng)性非常強(qiáng)，因?yàn)槠鋬?nèi)部有系統(tǒng)編程功能，導(dǎo)致其可以適應(yīng)多種系統(tǒng)軟件，因此，當(dāng)前的人工智能領(lǐng)域，以及一些邏輯器件等領(lǐng)域都廣泛應(yīng)用到了EEPROM存儲(chǔ)器。 圖 1-1 EEPROM 存儲(chǔ)單元的基本結(jié)構(gòu) 很多人認(rèn)為，EEPROM的系統(tǒng)兼容性以及功能如此強(qiáng)大，一定會(huì)快速占領(lǐng)市場(chǎng)并創(chuàng)出

21、高額利潤(rùn)，而且游戲王成為微機(jī)處理器中的主流存儲(chǔ)器。但是，EEPROM的市場(chǎng)發(fā)展并沒有想象中的那么好，直到1992年，這種存儲(chǔ)器的市場(chǎng)份額才開始增加，而且增勢(shì)非常緩慢，EEPROM的市場(chǎng)份額超出EPROM是在1995年。主要是由于以下幾點(diǎn)原因，造成了EEPROM的市場(chǎng)發(fā)展緩慢：（1）對(duì)于存儲(chǔ)每個(gè)字節(jié)，EEPROM的成本要比EPROM的成本高得多；（2）硬件的發(fā)展離不開軟件的支持，因?yàn)檐浖陌l(fā)展速度跟不上，也造成了EEPROM一直沒有被廣泛應(yīng)用起來(lái)。（3）人們還不是特別了解EEPROM的可靠性，所以應(yīng)用中也一直束手束腳。 1.1.3 EEPROM 到 Flash Memory的發(fā)展歷程

22、 1、閃存技術(shù)的存儲(chǔ)器有什么技術(shù)優(yōu)勢(shì) 如果要解決EEPROM存儲(chǔ)器的成本過(guò)高，首先一個(gè)方式就是通過(guò)閃存即flash Memory來(lái)實(shí)現(xiàn)，這種存儲(chǔ)器全稱為flash EEPROM，中文名稱為閃存電擦除式存儲(chǔ)器。與之前介紹的FF-EEPROM相比，這種存儲(chǔ)器最大的有有點(diǎn)就是不需要逐字節(jié)擦除。而是按照存儲(chǔ)陣列或者模塊進(jìn)行局部擦除。這種存儲(chǔ)器的電路要求相對(duì)簡(jiǎn)單，因此單字節(jié)的存儲(chǔ)成本自然得到大幅度下降。 第一章 緒論 上世紀(jì)八十年代后期，Masupka 等采用單晶體管EEPROM器件以及全新的電路編程和擦除程序完成了第一塊閃存存儲(chǔ)器的制作，這種256K閃存

23、存儲(chǔ)器采用了告訴靈敏度放大器。僅僅在1995年，這種存儲(chǔ)器就實(shí)現(xiàn)了比DRAM更低的成本生產(chǎn)，從而快速打開了非易失性存儲(chǔ)器的市場(chǎng)空間。這種閃存存儲(chǔ)器是EEPROM技術(shù)發(fā)展到成熟階段的一個(gè)標(biāo)志，更精細(xì)，占用位置更小的集成電路開始占據(jù)電子市場(chǎng)，進(jìn)而帶來(lái)對(duì)電擦除式存儲(chǔ)器以及大容量存儲(chǔ)器的需要不斷增加。而這種閃存存儲(chǔ)器就實(shí)現(xiàn)了傳統(tǒng)EPROM以及EEPROM兩種存儲(chǔ)器的優(yōu)點(diǎn)，由于只需要一個(gè)晶體管，這種存儲(chǔ)器的占地更小，單位字節(jié)的存儲(chǔ)使用面積更小，電子器件的集成化程度更高，另外，這種閃存存儲(chǔ)器一樣可以實(shí)現(xiàn)電擦除以及編程，在系統(tǒng)完整性要求更高的條件下，這種存儲(chǔ)器更具優(yōu)勢(shì)。 通常，當(dāng)對(duì)一部分存儲(chǔ)陣列進(jìn)行寫

24、操作時(shí)而對(duì)其他部分產(chǎn)生的數(shù)據(jù)干擾是閃存 技術(shù)最關(guān)注的一個(gè)問(wèn)題。由于存儲(chǔ)單元像ＥＥＰＲＯＭ編程和擦除時(shí)，由于追求減 小存儲(chǔ)單元的面積達(dá)到降低成本的目的，在設(shè)計(jì)時(shí)省略了一些選擇柵，而這些共用 選擇柵的單元當(dāng)周圍的單元被編程時(shí)就會(huì)產(chǎn)生干擾現(xiàn)象，一個(gè)好的實(shí)際可以避免這 一問(wèn)題,圖 1-2 給出了本論文中所使用的三柵分柵閃存編程干擾的實(shí)例． 圖 1-2 三柵分柵閃閃存編程干擾示意圖 在進(jìn)行存儲(chǔ)前或者編程的時(shí)候，要對(duì)閃存存儲(chǔ)器進(jìn)

25、行全部的擦除。然而開啟不同存儲(chǔ)單元時(shí)，需要相對(duì)一致的電壓，所以，擦除前就必須對(duì)每個(gè)單元進(jìn)行單獨(dú)的預(yù)編程操作，如果不進(jìn)行預(yù)編程，就會(huì)出現(xiàn)某些單元過(guò)度擦除的狀況，如圖1-3中，顯示了某些情況下，由于編程導(dǎo)致電子進(jìn)入浮柵，導(dǎo)致不同單元的開啟電壓攀升；進(jìn)行擦除操作時(shí)，則會(huì)因?yàn)殡娮恿鞒龈艑?dǎo)致電壓降低。如果單元的開啟電壓出現(xiàn)負(fù)數(shù)等過(guò)低現(xiàn)象是。這個(gè)晶體管器件就會(huì)被消耗完畢，處于一直導(dǎo)通的狀態(tài)。進(jìn)而影響了整體單元整列功能的視線，在編程時(shí)，就會(huì)出現(xiàn)不選擇以及解除選擇存儲(chǔ)單元的現(xiàn)象。此外，除了要進(jìn)行預(yù)編程來(lái)方式電壓過(guò)低，系統(tǒng)還會(huì)通過(guò)一些特定的程序?qū)Τ霈F(xiàn)了過(guò)度擦除的單元進(jìn)行恢復(fù)。但是這種操作會(huì)讓擦除更為復(fù)雜，而且

26、操作時(shí)間也會(huì)大幅度延長(zhǎng)。 圖１－３過(guò)度擦除效應(yīng)導(dǎo)致器件開啟電壓變負(fù)的示意圖 一般來(lái)說(shuō)，系統(tǒng)會(huì)在閃存存儲(chǔ)器進(jìn)行擦除后驗(yàn)證有效性，也就是擦除或者編程完成后，會(huì)逐字節(jié)讀出存儲(chǔ)器上的所有字節(jié)，從而確定每個(gè)單元的開啟電壓基本一致；驗(yàn)證中如果發(fā)現(xiàn)沒有達(dá)到要求的情況，就會(huì)繼續(xù)進(jìn)行擦除或者編程，直到所有單元的開啟電壓基本一致。 這種“過(guò)擦除”情況在具有疊柵存儲(chǔ)器件與選擇柵器件所組合的分柵閃存中得 到很好的控制，由于選擇柵器件對(duì)器件溝道的控制作用，

27、即使疊柵存儲(chǔ)器件處于“過(guò)擦除”狀態(tài)，因?yàn)檫x擇柵器件溝道的關(guān)閉從而避免的該存儲(chǔ)單元對(duì)整個(gè)陣列的影響， 同時(shí)簡(jiǎn)化外圍的驗(yàn)證電路的設(shè)計(jì)。 2、常見的閃存存儲(chǔ)器構(gòu)架模式 一般來(lái)說(shuō)閃存存儲(chǔ)器有很多類型的存儲(chǔ)單元，通常我們見到的有或非型以及與非型兩種結(jié)構(gòu)，即NOR和NADA。NOR型架構(gòu)適用于讀取以及編程只需要針對(duì)其中某個(gè)單元的存儲(chǔ)器件。如下圖1-4中，就通過(guò)舉例闡釋了這種架構(gòu)。進(jìn)行讀取操作時(shí)，同一個(gè)字或者字節(jié)的存儲(chǔ)單元共享8條位線或者一條字線，在存儲(chǔ)中一個(gè)字節(jié)B等于8bit，而一個(gè)字W則等于2B，這種情況下，會(huì)激活相同數(shù)量的感測(cè)放大器。 行解碼器接收到傳送進(jìn)

28、來(lái)的需要讀取的存儲(chǔ)單元地址時(shí)，會(huì)拉高目標(biāo)字線的電位，而其它字線保持接地狀態(tài)。目標(biāo)單元的電位升高后，位線也隨之升高，并連同感測(cè)放大器，此時(shí)，該單元如果已經(jīng)完成編程，開啟電壓高，位線就沒有電流流通，在存儲(chǔ)器中用“0”標(biāo)記，如果是進(jìn)行擦除操作，那么開啟電壓低，位線上就會(huì)有電流通過(guò)，感測(cè)放大器接收到信號(hào)，就會(huì)用“1”標(biāo)記。然后將讀取到的數(shù)值通過(guò)緩沖器傳輸?shù)綌?shù)據(jù)總線，就可以實(shí)現(xiàn)對(duì)數(shù)據(jù)的完整讀取。 通常情況下，NOR存儲(chǔ)器都是通過(guò)F-N電子隧穿和溝道熱電子注入來(lái)實(shí)現(xiàn)編程，主要是因?yàn)檫@兩種方式的編程速度比較快，但是因?yàn)椴脸僮餍枰_啟電壓控制，所以在防止過(guò)度擦除的時(shí)候需要增加成本。

29、 圖 1-4 NOR 型閃存器件的基本架構(gòu) 圖 1-5 NAND 型閃存器件的基本架構(gòu) 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 我們介紹的NOR構(gòu)架屬于并行構(gòu)架，而閃存存儲(chǔ)器還有另外一種構(gòu)架模式，那就是串行構(gòu)架，也就是NAND，如下圖1-5中，通過(guò)m個(gè)單元將源端與位線串聯(lián)起來(lái)。NOR型構(gòu)架中，每個(gè)存儲(chǔ)單元就需要有一個(gè)位線上的接觸，而在NAND構(gòu)架中，每m個(gè)單元才需要一個(gè)，這樣就使

30、得存儲(chǔ)矩陣即memory matrix的使用面積大幅度縮小，存儲(chǔ)密度得到提高，存儲(chǔ)量也就會(huì)增大。在數(shù)據(jù)讀取的時(shí)候，針對(duì)某一個(gè)存儲(chǔ)單元進(jìn)行數(shù)據(jù)讀取，存儲(chǔ)單元控制柵，即（CG，Control Gate）會(huì)一直處于高位狀態(tài)，也就是0V，其他相關(guān)串聯(lián)單元，無(wú)論開啟電壓是什么狀態(tài)，都會(huì)統(tǒng)一提升到高電平，不進(jìn)行任何編程操作，只進(jìn)行數(shù)據(jù)的傳輸。此時(shí)，目標(biāo)晶體管的開啟電壓如果成為負(fù)值，該晶體管就會(huì)處于耗盡狀態(tài)，電流可以通過(guò)所有串聯(lián)的的位線到達(dá)感測(cè)放大器。在NAND存儲(chǔ)器中，一般的存儲(chǔ)單位是頁(yè)，即page，I/O端口讀取數(shù)據(jù)也是按照頁(yè)的單位進(jìn)行，此刻串聯(lián)單元發(fā)揮頁(yè)面寄存器的作用，因?yàn)榇藭r(shí)的放大器新號(hào)特別弱，只有

31、利用頁(yè)面寄存器才能感測(cè)到穩(wěn)定信號(hào)。但是由于這種架構(gòu)的存儲(chǔ)器讀取數(shù)據(jù)需要整個(gè)序列的單元參與晶體管選擇，所以其讀取速度相對(duì)緩慢，不能實(shí)現(xiàn)隨機(jī)讀取。 另外，由于NAND閃存存儲(chǔ)器無(wú)論是進(jìn)行數(shù)據(jù)編程還是擦除，都采用F-N電子隧穿方式，而NOR閃存存儲(chǔ)器則采用溝道熱電子注入式的編程方式，所以，NAND存儲(chǔ)器在編程方面的速度也無(wú)法與NOR相比，由于以上因素，一般我們?cè)跀?shù)碼相機(jī)存儲(chǔ)卡，mp3等中采用NAND架構(gòu)的閃存存儲(chǔ)器，因?yàn)檫@些設(shè)備對(duì)于存儲(chǔ)速度要求較低，但是對(duì)于存儲(chǔ)密度要求較高。由此也可以看出，上文介紹的兩種結(jié)構(gòu)模式的存儲(chǔ)器有各自的優(yōu)點(diǎn)，應(yīng)用環(huán)境也不盡相同。但是，隨著技術(shù)的不斷升級(jí)與發(fā)

32、展，目前這兩種閃存存儲(chǔ)器存在融合的趨勢(shì)，具有代表性的是三星公司OneNAND技術(shù)以及Spansion 推出的ORNAND技術(shù)。ORNAND是在NOR架構(gòu)存儲(chǔ)器基礎(chǔ)上，加入了NAND接口，這種閃存采用了更為先進(jìn)的隔離區(qū)氧化膜保存電荷的形式，使得其存儲(chǔ)密度大幅度提高，可以實(shí)現(xiàn)每單元2bit的存儲(chǔ)密度。而三星公司的OneNAND則是在NAND存儲(chǔ)架構(gòu)基礎(chǔ)上，通過(guò)增加NOR接口，再結(jié)合SRAM高速緩沖區(qū)形成了全新的閃存存儲(chǔ)器技術(shù)，這種存儲(chǔ)器不進(jìn)可以實(shí)現(xiàn)NOR的存儲(chǔ)性能，而且可以達(dá)到NAND存儲(chǔ)器的存儲(chǔ)容量。 3、現(xiàn)存 NOR 閃存結(jié)構(gòu)及工作原理 I. T 型閃存存儲(chǔ)器件 T 型閃存

33、存儲(chǔ)器件來(lái)源于傳統(tǒng)的 T 型 EPROM 技術(shù)，是由于單個(gè)存儲(chǔ)單元的有源 區(qū)結(jié)構(gòu)布局類似 T 字母形狀而得名。如圖 1-6(a)和(b)給出 T 型閃存存儲(chǔ)陣列中四 單元的布局圖和單個(gè)字節(jié)的截面圖。 第一章 緒論 圖 1-6 T 型閃存存儲(chǔ)陣列布局圖和截面圖。(a)單個(gè)閃存存儲(chǔ)陣列中四單元布局圖； (b)單個(gè)存儲(chǔ)單元的截面圖 T 型閃存單元一般采用熱電子編程(圖 1-7)，通過(guò)在漏極加 5-7 伏的電壓，控 制柵上加 1

34、0-12 伏，其他各端點(diǎn)接 0 伏，這樣在漏結(jié)附近產(chǎn)生一個(gè)能產(chǎn)生足夠多熱 電子的高橫向溝道電場(chǎng)。同時(shí)，由于漏極端垂直電場(chǎng)的存在，一部分能量高于的熱 電子(～3.2eV)就會(huì) Si-SiO2 勢(shì)壘進(jìn)入浮柵，從而導(dǎo)致器件達(dá)到高閾值區(qū)域(～5V)。 圖 1-7 T 型存儲(chǔ)器件編程操作示意圖 器件擦除采用電子從浮柵 F-N 隧穿至源端或溝道區(qū)域。在電學(xué)擦除時(shí)，浮柵與 n+源端(溝道區(qū)域)之間的隧穿氧化物中的電場(chǎng)一般需要達(dá)到 10MV/cm。典型的擦除 脈沖周期

35、一般為 10ms。目前，普遍采用的擦除方式有三種:零柵壓高源壓擦除(圖 1-8a)、負(fù)柵壓高源壓擦除(圖 1-8b)和溝道擦除（圖 1-8c）。 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 圖 1-8 T 型閃存器件擦除操作示意圖 II. 源極耦合分柵（SCSG）閃存存儲(chǔ)器件 源極耦合分柵(SCSG)閃存存儲(chǔ)器是利用單層多晶硅同時(shí)實(shí)現(xiàn)控制柵和源端選 擇柵的作用，見圖 1-9。 類似于 T 型閃存器件，SCSG 器件采用漏極熱電子注入方式編程，

36、而擦除操作類 似于零柵壓高源電壓的源結(jié)擦除方式。 圖 1-9, SCSG即源極耦合閃存存儲(chǔ)器的架構(gòu)示意圖 III場(chǎng)增強(qiáng)隧穿注入的閃存存儲(chǔ)器 通過(guò)場(chǎng)增強(qiáng)進(jìn)行隧穿注入的閃存器件采用了單器件分柵的架構(gòu)模式，通過(guò)多晶體管與多晶體管之間的F-N電子隧穿達(dá)到擦除數(shù)據(jù)的目的，而變成的時(shí)候則采用源端熱電子注入的模式， 第一章 緒論 通過(guò)多晶到多晶的浮柵結(jié)構(gòu)場(chǎng)增強(qiáng)隧穿進(jìn)行電子注入，而源端注入可以實(shí)現(xiàn)～10-3 數(shù)量級(jí)的注 入效率，因而允許芯片內(nèi)單電壓源

37、實(shí)現(xiàn)的小規(guī)模的電荷泵的使用。同時(shí)，在同樣工 藝技術(shù)下，該分柵閃存的存儲(chǔ)單元尺寸與傳統(tǒng)的疊柵閃存尺寸相當(dāng)。圖 1-10 和圖 1-11 分別給出該器件俯視圖和截面圖。 圖 1-10 場(chǎng)增強(qiáng)隧穿注入閃存器件布局 圖 1-11 場(chǎng)增強(qiáng)隧穿注入閃存器件沿字線和位線方向的剖面圖 圖1-12中顯示，這種閃存器件在進(jìn)行擦除時(shí)，通過(guò)浮柵邊緣形狀的改變實(shí)現(xiàn)場(chǎng)增強(qiáng)，從而實(shí)現(xiàn)F-N電子隧穿，實(shí)際操作的時(shí)候，漏源端處于接地狀態(tài)，而字線

38、則處于高電位狀態(tài)，隧穿注入點(diǎn)的電場(chǎng)強(qiáng)度非常高，所以這種器件在中等電壓下也可以實(shí)現(xiàn)擦除。 此類器件在編程的時(shí)候通過(guò)源端熱電子注入實(shí)現(xiàn)， 控制柵中，應(yīng)用于選擇的溝道處于線性狀態(tài)，由于高端電壓的作用浮柵處于耦合飽和。在間隙區(qū)域以及選擇柵溝道，電子被加速，從而形成熱電子，浮柵中的垂直電場(chǎng)將電子撞擊改變方向，吸收能量大于3.2eV的電子，就可以完成編程操作。 源端注入編程由于 注入效率高，因此器件編程周期較短（≤20μ s）；同時(shí)，由于編程電流需求小～1 μ A，頁(yè)編程成為可能。 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究

39、 圖 1-12 與浮柵結(jié)構(gòu)相關(guān)的增強(qiáng) F-N 隧穿能帶示意圖 1.2 三柵分柵閃存器件簡(jiǎn)介 三柵分柵閃存器件是一種類似于場(chǎng)增強(qiáng)隧穿注入的、更為復(fù)雜特殊的分柵閃存 器件，本節(jié)先介紹關(guān)于分柵閃存的相關(guān)器件結(jié)構(gòu)以及操作原理，同時(shí)還分析了其可靠性原理。 1.2.1 分柵閃存芯片結(jié)構(gòu) 本文研究的閃存器件屬于 NOR 型三柵分柵并行架構(gòu)，這種存儲(chǔ)器件的編程是采用SSI，也就是源端熱電子注入的形式，擦除則采用F-N電子隧穿形式。如下圖1-13中（a）

40、顯示了器件的結(jié)構(gòu)圖，（b）顯示了溝道方向界面。在這種存儲(chǔ)器中，主要有字線（WL）以及浮柵構(gòu)成了存儲(chǔ)單元，在器件中，柵氧層以及隧穿氧化層采用的是二氧化硅膜，這種薄膜在高溫沉積下形成。浮柵以及控制柵包括源線（SL）都與其下方的重?fù)诫s區(qū)域（n+）部分重合，形成電容耦合效應(yīng)，這樣就可以在浮柵中形成耦合電位。傳統(tǒng)疊柵閃存（stacked gate）無(wú)法實(shí)現(xiàn)三柵分柵的獨(dú)立控制功能，而三柵分柵則可以通過(guò)浮柵以及字線形成對(duì)溝道的控制效應(yīng)。所以這種閃存存儲(chǔ)器可以方式過(guò)度擦除的頻繁出現(xiàn)。而且采用源電子注入要比溝道熱電子注入在完成編程的時(shí)候效率更快，能耗更低。（詳見 1.2.2）。

41、第一章 緒論 圖 1-13(a) 三柵分柵結(jié)構(gòu)示意圖 (b)三柵分柵溝道截面圖出自Grace 0.13um 分柵結(jié)構(gòu) 這種閃存器件在完成讀取數(shù)據(jù)的時(shí)候，由于字線上電壓高，導(dǎo)致字線下溝道反方向開啟，而溝道狀態(tài)又決定了源線以及位線中通過(guò)的電流強(qiáng)度。擦除操作后，就會(huì)在浮柵與字線間形成F-N電子隧穿，浮柵中的電子會(huì)被拉出，浮柵電位就會(huì)變高。其下的溝道就可以讀取到較大的電流信號(hào)。如果完成了編程，浮柵電位就會(huì)相應(yīng)降低，而溝道也會(huì)關(guān)閉，浮柵就讀取到較小的電流信號(hào)。一般來(lái)說(shuō)，擦除和編程的溝道電流至少差

42、2個(gè)數(shù)量級(jí)。 通過(guò)讀取溝道中電流強(qiáng)度，從而實(shí)現(xiàn)狀態(tài)的讀取和判斷。下圖1-4中，這種存儲(chǔ)器按照行與列的模式排列存儲(chǔ)矩陣，而I/O，即輸入/輸出端口是很多列單元共享的。一般來(lái)說(shuō)，在所有的列存儲(chǔ)單元中，有一列存儲(chǔ)單元是作為參考單元存在的，這一列與行的交叉點(diǎn)就是存儲(chǔ)參考單元所在。在存儲(chǔ)器件進(jìn)行擦除操作后，參考單元上讀取到的電流值進(jìn)行平均數(shù)處理，就可以判斷整行存儲(chǔ)單元的存儲(chǔ)狀態(tài)。一般情況下，這個(gè)電流值的30%被用來(lái)做參考值，即行業(yè)內(nèi)所說(shuō)的user mode，如果存儲(chǔ)單元上的電流比參考值大，就會(huì)用“1”標(biāo)準(zhǔn)，反之，如果讀取到的電流比參考值小，就用“0”標(biāo)記，下表1-1中，就列出了此類

43、存儲(chǔ)器在不同工作狀態(tài)下的相應(yīng)條件。 表 1-1 三柵分柵閃存器件工作條件 操作 字線電位 位線電位 源線電位 控制柵電位 操作時(shí)間 編程 1.4V 0.2V 5V 10V 10us 擦除 10.5V 0V 0V 0V 10ms 讀取 2．5V 1V 0V 2V — 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 1.2.2 三柵分柵存儲(chǔ)器結(jié)構(gòu)原理

44、 其實(shí)在浮柵存儲(chǔ)器中，擦除和編程有很多種電荷寫入方式，但無(wú)論哪種方式都存在著由于載流子通過(guò)隧穿氧化物所帶來(lái)的一系列問(wèn)題。目前常見的機(jī)理有F-N隧穿（薄氧化膜小于10nm），溝道熱電子注入即CHE、多晶氧化物場(chǎng)增強(qiáng)F-N隧穿以及SSI即源端溝道熱電子注入等形式，還包括SHEI即襯底熱電子注入等形式。而兩種隧穿機(jī)理是建立在氧化層量子隧穿機(jī)理上，而后三種是建立在注入載流子被大橫向電場(chǎng)（CHE 和 SSI）或者硅襯底的縱向電場(chǎng)（SHEI）加速，從而能夠越過(guò) Si-SiO2 勢(shì)壘的基礎(chǔ)上。在實(shí)際應(yīng)用中，根據(jù)需求來(lái)決定采用何種方式進(jìn)行編程，以及采用何種結(jié)構(gòu)的存儲(chǔ)器件。上文中的兩種隧穿模式主要針對(duì)擦

45、除操作。而SSI則主要用于三柵分柵的編程，下文主要針對(duì)F-N電子隧穿以及SSI源端熱電子注入進(jìn)行分析。 1、F-N 電子隧穿機(jī)理介紹 從本質(zhì)上看，F(xiàn)-N電子隧穿是一種輔助機(jī)制。下圖1-14中顯示了柵極在負(fù)偏壓時(shí)從多晶硅到氧化物以及硅襯底的能量變化圖。加負(fù)偏壓之初，硅導(dǎo)帶電子的勢(shì)壘表現(xiàn)出梯形狀態(tài)。這時(shí)，硅襯底由于電子注入，電流直接隧穿過(guò)梯形勢(shì)壘。然后對(duì)柵極繼續(xù)增壓，勢(shì)壘開始呈現(xiàn)三角形狀態(tài)。這種真空狀態(tài)下的三角形勢(shì)壘在電子通過(guò)的時(shí)候，是采用介質(zhì)層導(dǎo)帶電子隧穿的，因此，也叫做F-N電子隧穿。 本文采用薛定諤方程的簡(jiǎn)化模式得出F-N隧穿電流的值，通過(guò)W

46、KB隧穿幾率近似和來(lái)計(jì)算出多晶硅中自由電子的量。 q3 Einj2 é 8p (2 m* )1/ 2 F3/ 2 ù J = exp ê - b ú (1.1) 8p hFb 3hqEinj ê ú ? ? 具體參數(shù)可以參考下表1-2中的物理參數(shù)。 表 1-2 薛定諤方程中F-N電子隧穿物理參數(shù)及定義 h 普朗克常量，h = 6.626 × 10-34 J·s Φb 隧穿界面勢(shì)壘，對(duì)于Si/SiO2 界面，大小為3.2eV q 單

47、電子電荷， q = 1.602×10-19 C m 自由電子質(zhì)量，m = 9.109×10-31kg m* 二氧化硅帶隙電子有效質(zhì)量[12]， m*=0.42m 上面方程式中，通過(guò)兩個(gè)參數(shù)來(lái)決定隧穿電流的強(qiáng)度；一是勢(shì)壘高度，用（Φb）表示，另一個(gè)是電場(chǎng)強(qiáng)度，用（Einj）表示。一般來(lái)說(shuō)電子Si/SiO2 界面勢(shì)壘高度值在3.2eV左右，而如果是空穴，那么勢(shì)壘高度應(yīng)該達(dá)到4.8eV左右?？梢钥闯?，電子電流才是F-N隧穿電流的主導(dǎo)電流。 第一章 緒論

48、 圖 1-14能帶展示F-N隧穿電子圖 對(duì)于體氧化物 F-N 隧穿來(lái)說(shuō)，隧穿電流密度由注入界面的電場(chǎng)強(qiáng)度所控制，與 體氧化物特性無(wú)關(guān)。電子隧穿通過(guò)勢(shì)壘時(shí)，其在電場(chǎng)的加速下能達(dá)到一個(gè)相當(dāng)高的 飄移速度,～107 厘米/秒。在計(jì)算 Si/SiO2 界面注入電場(chǎng)時(shí)，必須考慮到平帶電壓的 大?。? E = Vapp -Vfb (1.2) inj tOX 這里 Vapp 為氧化物上所承受的壓降，Vfb 為平帶電壓，tOX 為氧化物厚度。 在實(shí)際應(yīng)用過(guò)程中，隧穿電流強(qiáng)度與理論計(jì)算得出的

49、電流強(qiáng)度是不同的，這其中有很多外界因素影響。但是人們一直致力于將隧穿電流的計(jì)算方式更為精確，從而減小這兩者之間的誤差。目前這種研究還在不斷進(jìn)行中，而計(jì)算F-N隧穿電流的公示也更為精確，誤差也更小。究其原因，是在實(shí)際應(yīng)用中，無(wú)論是什么種類的存儲(chǔ)器件，其電子隧穿都是采用Poly/SiO2 界面。因?yàn)槎嗑Ч柙跓嵫趸饔孟滦纬?SiO2 薄膜后，用電子顯微鏡就可以看到起 Poly/SiO2 界面并不是完全平面，而是有很多凸起的，正因如此，局部電場(chǎng)會(huì)出現(xiàn)較大波動(dòng)，從而造成實(shí)際測(cè)量隧穿電流比理論計(jì)算出來(lái)的大很多。這種現(xiàn)象是Anderson與Kerr 首先發(fā)現(xiàn)的。在此基礎(chǔ)上，Lee與Martin 則進(jìn)一步對(duì)

50、Poly/SiO2 界面具體產(chǎn)生多大影響采用二維泊松方程進(jìn)行了計(jì)算。得出凸起的大小對(duì)隧穿電流產(chǎn)生了4-9的增強(qiáng)作用，而Heimann則更為精確地計(jì)算出，在整個(gè)隧穿面身上，凸起對(duì)隧穿電流的增強(qiáng)因子為3左右；隨后Groeseneken以及Bisschop等人在 Eills，Huff等人的研究基礎(chǔ)上各自提出了新的隧穿電流計(jì)算方式， 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 就是對(duì) Poly/SiO2 界面計(jì)算通過(guò)物理模型來(lái)實(shí)現(xiàn)，從而得出隧穿電流在隧穿時(shí)產(chǎn)生的氧化層電荷束縛現(xiàn)象，建立此物理模型，是基于F-N電子隧穿理論以及電荷束縛效應(yīng)和不均勻

51、F-N電子隧穿這些理論基礎(chǔ)上的。 2、源端熱電子注入機(jī)理分析 當(dāng)半導(dǎo)體晶體管的源端和漏端出現(xiàn)電壓升高，漏端附近溝道中的電場(chǎng)也會(huì)升高。促使載流子無(wú)限靠近漏端，通過(guò)高電場(chǎng)區(qū)的時(shí)候，這些載流子就會(huì)獲得動(dòng)能。從而使得載流子的熱平衡狀態(tài)被破壞，載流子就會(huì)發(fā)熱并形成熱能，從而形成熱載流子，漏端因?yàn)檩d流子的熱能效應(yīng)產(chǎn)生碰撞，就會(huì)形成電子——空穴對(duì)。硅襯底會(huì)將這些熱載流子收集，產(chǎn)生襯底電流。少數(shù)熱載流子會(huì)通過(guò)漏端，產(chǎn)生熱載流子二級(jí)效應(yīng)，如果這些載流子的動(dòng)能可以超越Si/SiO2 的界面勢(shì)壘，載流子就會(huì)進(jìn)入柵氧層。下圖1-15中，柵極電位比溝道注入的電位要高，柵氧層就會(huì)收集漏端注入

52、的熱載流子。從而產(chǎn)生柵極電流，在目前市場(chǎng)上常見的非易失性存儲(chǔ)器中，電子的遷移率比空穴要高，那么就會(huì)產(chǎn)生行業(yè)內(nèi)常說(shuō)的熱電子注入現(xiàn)象。 圖 1-15 n 溝器件溝道熱電子注入（CHEI）能帶圖。 這種熱載流子注入柵極的效應(yīng)是編程的一種主要方式，但是，其缺點(diǎn)非常明顯，首先是熱電子注入的效率太低，第二是能耗非常高。主要由于柵極電位低、漏端電位高，水平強(qiáng)電場(chǎng)就會(huì)產(chǎn)生更多熱電子，而柵極電位高，漏端電位低，垂直方向的強(qiáng)電場(chǎng)就會(huì)促進(jìn)熱電子進(jìn)入柵氧層，這兩種情況自相矛盾，形成對(duì)立。為了

53、克服這一狀況，實(shí)際運(yùn)用中要保持柵極與漏端都處于高電位狀態(tài)，能耗自然升高。 第一章 緒論 為了克服這種弊端，人們逐漸開發(fā)出了源端熱電子注入的編程技術(shù)。下圖1-16中顯示了源端熱電子注入的示意圖，在這個(gè)過(guò)程中，將傳統(tǒng)的一個(gè)溝道鏈接源端和漏端改為漏端和源端通過(guò)兩部分溝道組成，實(shí)現(xiàn)了對(duì)漏端柵極以及源端柵極進(jìn)行獨(dú)立控制。選擇柵極，也就是源端柵極通過(guò)低電位產(chǎn)生大量的熱載流子，而浮柵，也就是漏端柵通過(guò)高電位實(shí)現(xiàn)讓更多的熱電子進(jìn)入柵氧層。這就是分柵結(jié)構(gòu)。這種結(jié)構(gòu)下，浮柵通過(guò)反型層對(duì)漏端進(jìn)行延伸，從而使源端的溝道真正發(fā)揮作用。在兩段溝道的連接處，水平電場(chǎng)的最高，

54、改變了傳統(tǒng)n型存儲(chǔ)器漏端水平電場(chǎng)最高的狀態(tài)。通過(guò)浮柵氧化層的輔助，大部分熱電子都會(huì)被浮柵吸收。這比之前的n型存儲(chǔ)器件有了很大的提升，電子通過(guò)源端注入柵氧層，從而形成了源端熱電子注入。如下圖1-17顯示，同時(shí)參考表1-1中的數(shù)據(jù)可以看出這種分柵存儲(chǔ)器的電場(chǎng)布局。兩段溝道的交匯處是水平電場(chǎng)以及垂直電場(chǎng)最高的地方。從而形成大量的熱電子注入。而浮柵右方，也就是源線附近，是水平電場(chǎng)的另一高場(chǎng)區(qū)，這與MOS的漏端非常相似。 圖 1-16 三柵分柵閃存器件源端熱電子注入編程時(shí)各端偏壓示意圖，這種

55、偏壓組合 有利于熱電子的產(chǎn)生和收集。 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 垂直電場(chǎng)峰值 電場(chǎng)強(qiáng)度的分布 水平電場(chǎng)峰值 水平電場(chǎng)峰值 (源線處) (兩柵空隙處) 選擇柵(字線) 間隙 浮柵 溝道方向上的位置 圖 1-17 TCAD 模擬源端熱電子注入編程時(shí)器件溝道方向上的電場(chǎng)分布示意圖。 3、可靠性問(wèn)題 在進(jìn)行三柵分柵閃存器件編程和擦除操作時(shí)，由于電子通過(guò)或者越過(guò) Si/SiO2 勢(shì)壘造成的氧化物結(jié)構(gòu)的破壞，硅氧化物特性將會(huì)逐漸

56、惡化。當(dāng)破壞的程度積累到 一定階段時(shí)，硅氧化物就會(huì)突然失去其絕緣特性，氧化物擊穿現(xiàn)象就發(fā)生了。 三柵分柵存儲(chǔ)器的可靠性問(wèn)題主要是由于存儲(chǔ)器件工作方式不同引起的：一 種是多晶到多晶的 F-N 隧穿擦除引起的電荷俘獲，另一種是源端熱電子注入導(dǎo)致的 間隙電荷陷阱。 1.2.3 三柵分柵存儲(chǔ)器制作流程 在制造三柵分柵閃存存儲(chǔ)器的時(shí)候，需要與CMOS集成電路制造相兼容。例如要生產(chǎn)0.12微米的閃存器件，不同的電路功能需要不同的光罩和工藝步驟，其中光罩分為27-29道，而工藝步驟更是多達(dá)950多道，最為核心的工藝包括：存儲(chǔ)單元采用自對(duì)準(zhǔn)工藝，可以降低光刻精度的要求；

57、此外，與CMOS的集成工藝相比，三柵分柵存儲(chǔ)器要同時(shí)完成邏輯器件以及存儲(chǔ)單元，這就造成了工藝難度以及熱預(yù)算難度大幅度提高，導(dǎo)致離子注入擴(kuò)散不受控制，從而產(chǎn)生一系列的諸如金屬電遷移惡化（EM，ElectroMigration）、應(yīng)力失配以及柵氧退化等很多問(wèn)題，由此可以看出，三柵分柵閃存芯片的制作要求非常高。 按照生產(chǎn)工藝順序，制造流程分為4步：第一步，通過(guò)光刻和腐蝕兩種技術(shù)對(duì)源區(qū)進(jìn)行定義，然后再利用淺槽隔離技術(shù)對(duì)定義后的源區(qū)進(jìn)行隔離。也就是STI技術(shù)，這種技術(shù)是控制芯片質(zhì)量的關(guān)鍵因素，淺槽隔離過(guò)程中，淺槽地步傾角的角度、邊緣化成都以及絕緣介質(zhì)的填充都必須非常精細(xì)；

58、 第一章 緒論 第二步，構(gòu)造各個(gè)存儲(chǔ)單元，讓擁有自對(duì)準(zhǔn)功能的分柵結(jié)構(gòu)形成，這是整個(gè)芯片制造中的最核心部分。結(jié)構(gòu)參數(shù)直接決定了存儲(chǔ)器件的特性，所以對(duì)這一過(guò)程的工藝必須精確控制，其中比較關(guān)鍵的部分是浮柵的大小、隧穿氧化層的厚薄、源線的能量以及劑量等都需要精確把握；第三步，構(gòu)造邏輯器件，主要是MOS器件，雙極器件以及周邊電路的構(gòu)造。這一過(guò)程與CMOS的制造工藝完全相同，最主要的是要精確控制多晶硅柵的大小、控制硅柵的劑量以及能量閾值、還包括金屬硅化物的控制等內(nèi)容；第四步；包括電絕緣、金屬連線以及平坦化等后端工藝制造。一般來(lái)說(shuō)分柵存儲(chǔ)器不能有超過(guò)3層的金屬連線，傳統(tǒng)的CMOS

59、集成電路會(huì)存在很多諸如金屬電遷移、應(yīng)力分配等后端問(wèn)題，而分柵存儲(chǔ)器這方面的問(wèn)題相對(duì)較小。 1.2.4 芯片測(cè)試的流程 在批量生產(chǎn)的時(shí)候，分柵存儲(chǔ)器件被生產(chǎn)出來(lái)以后，還必須經(jīng)過(guò)嚴(yán)格測(cè)試才能投放市場(chǎng)。第一步是制造流程的測(cè)試，一般來(lái)說(shuō)，芯片完成后立刻會(huì)進(jìn)行這一程序，主要測(cè)試內(nèi)容為芯片生產(chǎn)過(guò)程中生產(chǎn)線是否正常運(yùn)轉(zhuǎn)，有沒有因?yàn)樯a(chǎn)工藝造成殘次品。在芯片圓晶上，設(shè)計(jì)有專門的測(cè)試借口方便電路以及器件的其他參數(shù)測(cè)試，一般來(lái)說(shuō)需要測(cè)試多晶硅電阻值、晶體管的開啟電壓、漏電電流以及飽和電流、柵氧層特性等內(nèi)容。

60、 圖 1-18 非正常擦除造成的器件開啟電壓異常示意圖 0.13um-shrink工藝的嵌入式閃存的耐久性特性研究 圓晶經(jīng)過(guò)PCM測(cè)試后，下一步就是進(jìn)行功能測(cè)試，這項(xiàng)測(cè)試主要是由專門的測(cè)試公司來(lái)做。一般測(cè)試芯片功能需要兩個(gè)部分，一部分是測(cè)試芯片基本性能，稱為CP1 test，其中包括以下內(nèi)容： （I）首先檢測(cè)直流特性，從而發(fā)現(xiàn)由于靜電功耗過(guò)大或者引腳漏電造成的無(wú)效芯片； （II）第二項(xiàng)是檢測(cè)存儲(chǔ)功能，將其中一些不能進(jìn)行數(shù)據(jù)讀取或者是編程、擦除的芯片找出來(lái)，包括一些異常芯片。例如，檢測(cè)擦

61、除功能，主要是檢測(cè)非正常擦除，包括過(guò)快擦除和弱擦除等。如上圖1-18中，非正常擦除的芯片開啟電壓都會(huì)較低，這也是業(yè)內(nèi)所說(shuō)的“fast bits”即，過(guò)快擦除，而“tail bits”則是代表過(guò)慢擦除，也就是弱擦除，同樣檢測(cè)編程功能時(shí)也會(huì)出現(xiàn)fast program即過(guò)快編程，以及過(guò)慢編程，即弱編程等情況。這些都屬于失效芯片。 （III）第三項(xiàng)是檢測(cè)芯片的干擾，如上文圖中1-2現(xiàn)實(shí)，大部分的分柵閃存存儲(chǔ)器都是NOR架構(gòu)的，那么在針對(duì)存儲(chǔ)單元進(jìn)行編程的時(shí)候，其他相鄰單元的字線是處于接地狀態(tài)的，但是即使如此，因?yàn)樵淳€電位相對(duì)較高，如果此刻浮柵電位高，該單元屬于擦除完成，但是溝道

62、中仍然可能會(huì)有電流通過(guò)，導(dǎo)致芯片被編程，這就是芯片的編程干擾。這一步的檢測(cè)主要就是將這種干擾篩查出來(lái)。 通過(guò)CP1測(cè)試以后，芯片基本功能已經(jīng)沒有問(wèn)題，那么需要對(duì)芯片可靠性進(jìn)行再測(cè)試，業(yè)內(nèi)稱之為CP2 test，包括以下幾項(xiàng)內(nèi)容： （I）第一步檢測(cè)耐久性（endurance），也就是檢測(cè)存儲(chǔ)器件是否可以經(jīng)受得住多次的編程和擦除。不同產(chǎn)品的耐久度要求不同，但是一般都在104～105次范圍內(nèi)。這種測(cè)試會(huì)消耗掉被測(cè)芯片，而且需要的時(shí)間很長(zhǎng)，所以大多采用抽樣檢測(cè)，按照一定規(guī)律從生產(chǎn)線直接抽取芯片檢測(cè)。 （II）第二項(xiàng)是檢測(cè)芯片的數(shù)據(jù)保持功能。芯片在擦除操作后浮柵會(huì)帶有正

63、電荷，這時(shí)如果進(jìn)入浮柵的電子量比較大，就會(huì)造成浮柵狀態(tài)改變，導(dǎo)致電流標(biāo)記出現(xiàn)錯(cuò)誤，例如原本標(biāo)記為“1”，現(xiàn)在會(huì)標(biāo)記為“0”從而造成芯片對(duì)數(shù)據(jù)操作的誤判。行業(yè)要求為芯片必須將數(shù)據(jù)無(wú)損保持10年，但是實(shí)際測(cè)試不可能等10年去測(cè)試，所以就采用高溫加速法測(cè)試，一般通過(guò)250℃高溫下烘烤3-6天，然后再對(duì)芯片進(jìn)行讀取，如果讀取狀態(tài)正常，說(shuō)明芯片合格。在高溫測(cè)試過(guò)程中，還會(huì)同時(shí)測(cè)試一些基本性能，例如擦除和編程效率等， 這兩項(xiàng)測(cè)試都通過(guò)后，芯片就可以正式投放市場(chǎng)了，在此之前還要進(jìn)行封裝。為了防止在封裝過(guò)程中導(dǎo)致芯片出現(xiàn)其他失效情況，所以封裝完畢后，還要進(jìn)行一次全部測(cè)試，成為最終檢測(cè)（f

64、inal test），一般檢測(cè)內(nèi)容為芯片引腳狀況、數(shù)據(jù)讀取狀態(tài)等，偶爾也會(huì)加入一些諸如編程和擦除功能的檢測(cè)，但是檢測(cè)條件沒有之前那么嚴(yán)苛，接下來(lái)，通過(guò)最終測(cè)試的芯片就會(huì)被銷售到客戶的手中。 第一章 緒論 1.3 0.13um-shrink閃存的市場(chǎng)前景和耐久性研究的必要性 0.13um-shrink閃存相較于之前的0.25um和0.18um閃存除了繼承了存取比較快速，無(wú)噪音，散熱小等優(yōu)點(diǎn)外，最重要的是制造成本得到了大幅度的降低，因此更有競(jìng)爭(zhēng)力，受到越來(lái)越多的客戶青睞。但是相對(duì)于0.25um和0.18um閃存來(lái)說(shuō)，0.13um-shrink閃存可

65、靠性問(wèn)題遇到更大的挑戰(zhàn)。其中一個(gè)主要的可靠性問(wèn)題就是閃存器件的耐久性問(wèn)題，耐久特性代表著器件的可以承受正常操作的次數(shù)，一定程度上影響了存儲(chǔ)單元的數(shù)據(jù)保持力和器件的工作窗口。因此，如何確定存儲(chǔ)單元耐久性退化的主要機(jī)理、如何對(duì)存儲(chǔ)器件的耐久性進(jìn)行提升，這都是非常具有價(jià)值的問(wèn)題，也需要人們深入研究。 本文作者一直從事芯片產(chǎn)品測(cè)試工程是的工作，而且是最先進(jìn)的集成電路生產(chǎn)廠商單位工作了 4 年，發(fā)現(xiàn)存儲(chǔ)器件的可靠性是產(chǎn)品由研發(fā)階段轉(zhuǎn)化為量產(chǎn)階段一個(gè)非常 關(guān)鍵的問(wèn)題甚至在量產(chǎn)初期也會(huì)成為一個(gè)阻礙大規(guī)模量產(chǎn)的致命問(wèn)題。0.13um-shrink閃存芯片在量產(chǎn)初期就曾經(jīng)因?yàn)槟途眯猿霈F(xiàn)問(wèn)題從而導(dǎo)致整條產(chǎn)線

66、停產(chǎn)的嚴(yán)重后果。一般情況下，當(dāng)產(chǎn)品進(jìn)入最后的研發(fā)階段時(shí) 需要對(duì)存儲(chǔ)器件的可靠性進(jìn)行評(píng)估，由于工程進(jìn)度的要求，通常工程師一般根據(jù)經(jīng) 驗(yàn)來(lái)改進(jìn)工藝以期滿足存儲(chǔ)器件可靠性的各項(xiàng)要求，不能從根本上了解器件退化的主要機(jī)理，這樣容易造成治標(biāo)不治本的后果，可能為后來(lái)產(chǎn)品的量產(chǎn)埋下隱患。因此，為了有效的解決存儲(chǔ)器件的可靠性問(wèn)題，需要深入了解器件退化的機(jī)理，把器件退化特性與工藝參數(shù)，電路設(shè)計(jì)，測(cè)試方案直接聯(lián)系起來(lái)，從而找到相應(yīng)的解決辦法。 1.4 本論文的工作 本文調(diào)查了0.13um-shrink三柵分柵閃存器件耐久性退化的主要機(jī)理，建立了器件退化特性與 陷阱電荷密度之間的關(guān)系，提出了幾種優(yōu)化三柵分柵閃存器件耐久性的方法，主要 的工作內(nèi)容有： 1．利用直流電場(chǎng)及深紫外光（UV）方式調(diào)查了三柵分柵閃存器件耐久特性； 2．根據(jù)三柵分柵閃存器件的耐久特性，根據(jù)三柵分柵閃存特有的結(jié)構(gòu)和相應(yīng)的工作原理； 3．研究三柵分柵閃存器件耐久特性與擦除操作電壓、擦除周期以及工作環(huán)境溫度 之間的關(guān)系，調(diào)查了電子被陷阱電荷俘獲/釋放現(xiàn)象； 4．從工作方式和工藝上對(duì)三柵分柵閃