數(shù)字電子技術(shù)黃瑞祥 第五章習(xí)題答案

《數(shù)字電子技術(shù)黃瑞祥 第五章習(xí)題答案》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)黃瑞祥 第五章習(xí)題答案（44頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第五章 習(xí)題答案 5-1 分析題5-1圖所示電路，畫出時序圖和狀態(tài)圖，起始狀態(tài)Q0Q1Q2Q3=0001。 解：狀態(tài)圖： CP Q0 Q1 Q2 Q3 0 0 0 0 1 1 1 0 0 0 2 0 1 0 0 3 0 0 1 0 4 0 0 0 1 時序圖： CP Q0 Q1 Q2 Q3 5-2 分析題5-2圖所示電路，畫出電路的狀態(tài)圖。 解：狀態(tài)圖: CP Q0 Q1 Q2 0 0 0 0 1 1 0 0

2、 2 0 1 0 3 0 0 1 4 0 0 0 5-3 JK觸發(fā)器組成5-3圖所示電路。分析該電路為幾進制計數(shù)器，并畫出電路的狀態(tài)圖。 解：狀態(tài)圖： CP Q1 Q2 Q3 0 0 0 0 1 1 0 0 2 0 1 0 3 1 1 0 4 0 0 1 5 0 0 0 該電路為五進制計數(shù)器 5-4 JK觸發(fā)器促成如圖5-4圖所示的電路。

3、 （1） 分析該電路為幾進制計數(shù)器，畫出狀態(tài)圖。 （2） 若令K3 = 1，電路為幾進制計數(shù)器，畫出其狀態(tài)圖。 解：（1） CP Q1 Q2 Q3 0 1 2 3 4 5 6 7 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1

4、 0 1 0 1 1 0 0 0 為7進制計數(shù)器 (2) CP Q1 Q2 Q3 0 1 2 3 4 5 0 0 0 1 0 0 0 1 0 1 1 0

5、 0 0 1 1 0 0 為4進制計數(shù)器 5-5 試畫出題5-5圖（a）所示電路中B,C端的波形。輸入端A,CP波形如題5-5圖(b)所示，觸發(fā)器的起始狀態(tài)為零。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 CP A Q0 Q1 B C 5-6 分析題5-6圖所示電路，畫出電路的狀態(tài)圖，說明電路能否自啟動。

6、 解：狀態(tài)圖： CP Q1 Q2 Q3 Z 0 1 2 3 4 5 6 7 0 1 0 0 0 0 1 0 1 0 1 1 1 0

7、 0 1 1 1 1 0 0 0 1 1 0 0 0 1 0 0 1 0 1 0 0

8、0 1 0 1 0 0 0 該電路能夠自啟動 5-7 分析題5-7圖所示電路，畫出電路的狀態(tài)圖，說明電路能否自啟動。 CP Q4 Q3 Q2 Q1 0 1 2 3 4 5 6 7

9、 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0

10、1 1 1 1 0 1 1 1 1 0 1 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 1

11、 0 1 0 0 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0

12、 0 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1

13、 1 1 0 由狀態(tài)圖可見，電路圖能夠自啟動 5-8 畫出題5-8圖所示電路的狀態(tài)圖和時序圖，簡要說明電路的基本功能。 解：狀態(tài)圖： 功能分析：根據(jù)狀態(tài)圖可知：電路為三位格雷碼發(fā)生器。 5-9 畫出題5-9圖所示的狀態(tài)圖和時序圖。 解：狀態(tài)圖：

14、 時序圖： 5-10 如題5-10圖所示，F(xiàn)F0為下降沿觸發(fā)的JK觸發(fā)器，F(xiàn)F1為上升沿觸發(fā)的D觸發(fā)器，試對應(yīng)給定的RD，CP,J,K的波形，畫出Q0,Q1的波形。 5-11 試用下降沿觸發(fā)的JK觸發(fā)器設(shè)計一個同步時序電路，要實現(xiàn)的狀態(tài)圖如題5-11圖所示。 解： 電路圖： 5-12 試用上升沿觸發(fā)的D觸發(fā)器和與非門設(shè)計一個同步時序電路，要實現(xiàn)的狀態(tài)圖如題5-1

15、2圖所示。 解：電路圖如下： 5-13 試用下降沿觸發(fā)的邊沿型JK觸發(fā)器和與非門，設(shè)計一個按自然態(tài)序進行的七進制同步加法計數(shù)器。 解： 電路圖： 5-14 試用上升沿觸發(fā)的邊沿型D觸發(fā)器和與非門，設(shè)計一個按自然態(tài)序進行計數(shù)的十進制同步加法計數(shù)器。 解：電路圖： 5-15 試用JK觸發(fā)器設(shè)計一個同步十進制計數(shù)器，要實現(xiàn)的狀態(tài)圖如題5-15圖所示。 解：電路圖如下：

16、 5-16 試設(shè)計一個具有如題5-16圖所示功能的計數(shù)器電路，圖中M為控制變量。M = 0，計數(shù)器為8421碼六進制加法；M = 1，計數(shù)器為循環(huán)碼六進制計數(shù)。 解：電路圖如下： 5-17 試用JK觸發(fā)器設(shè)計一個同步2421（A）碼的十進制計數(shù)器，電路的狀態(tài)圖如題5-17圖所示。 解：電路圖如下： 5-18 試用JK觸發(fā)器設(shè)計一個同步余3循環(huán)碼十進制減法計數(shù)器，電路的狀態(tài)圖如題5-18圖所示。

17、 解：電路圖如下： 5-19 用JK觸發(fā)器設(shè)計一個步進電機用的三相六狀態(tài)脈沖分配器。如果用1表示線圈導(dǎo)通，用0表示線圈截止，則三個線圈ABC的狀態(tài)圖如題5-19圖所示。在正轉(zhuǎn)時輸入端G為1，反轉(zhuǎn)時為0。 解：電路圖如下： 5-20 用JK觸發(fā)器設(shè)計一個按自然態(tài)序進行計數(shù)的同步加法計數(shù)器，要求當(dāng)控制信號M = 0時為六進制，M = 1時為十二進制

18、。 解：電路圖實現(xiàn)如下： 5-21 分析題5-21圖所示各電路，畫出它們的狀態(tài)圖和時序圖，指出各是幾進制計數(shù)器。 解： 狀態(tài)圖： 時序圖： 5-22 試分析題5-22圖所示電路，指出各計數(shù)器的計數(shù)長度M是多少？并畫出相應(yīng)的狀態(tài)圖。

19、

20、 解：74161為異步清零，同步置數(shù)的4位同步二進制加法計數(shù)器 （a） 為13進制同步加法計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下： （b） 為9進制加法計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下： （c） 為15進制計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下： （d） 為7進制計數(shù)器，狀態(tài)轉(zhuǎn)換圖如下： 5-23 試分析題5-23圖所示電路的計數(shù)長度為多少，采用的是哪種接法。分別畫出（Ⅰ）和（Ⅱ）的狀態(tài)圖。若電路作為分頻器使用，則芯片（Ⅱ）的CO端輸出的脈沖和時鐘CP的分頻比為多少？

21、 題5-23圖 解：（Ⅰ）為7進制同步加法計數(shù)器，其狀態(tài)圖如下： （Ⅱ）為5進制同步加法計數(shù)器，其狀態(tài)圖如下： 兩片74160計數(shù)器之間采用異步接法。 若電路作為分頻器使用，則芯片（Ⅱ）的CO端輸出的脈沖和時鐘CP的分頻比為1:35。 5-24 試分析題5-24圖所示電路，分別畫出兩個芯片的狀態(tài)圖。若電路作為分頻器使用，則74161的輸出Y與時鐘CP的分頻比為多少？ 解：圖中74160為6進制同步加法計數(shù)器，狀態(tài)圖如下：

22、 圖中74161為6進制同步加法計數(shù)器，狀態(tài)圖如下： 若電路作為分頻器使用，則74161的輸出Y與時鐘CP的分頻比為1:36 5-25 試分析題5-25圖所示各電路，畫它們的狀態(tài)圖和狀態(tài)表，指出各是幾進制計數(shù)器。 解：（a）狀態(tài)表： Q3n

23、 Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 1 0

24、 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 狀態(tài)圖： 為五進制計數(shù)器 （b）狀態(tài)表： Q3n Q2n Q1n Q0n Q3n+1 Q2n+1

25、 Q1n+1 Q0n+1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0

26、 1 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0

27、 0 0 狀態(tài)圖： 為九進制計數(shù)器 （c）狀態(tài)表： Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 0 1 0 0 0 0 0 0 0 1 0 0

28、 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1

29、 0 1 1 0 0 1 狀態(tài)圖： 為七進制計數(shù)器 5-26 分析題5-26圖所示各電路，分別指出它們各是幾進制計數(shù)器。 解： （a）圖中74290（Ⅰ）構(gòu)成10進制，74290（Ⅱ）構(gòu)成9進制，74290（Ⅱ）的狀態(tài)圖如下： 所以電路構(gòu)成910進制計數(shù)器。 （b）根據(jù)歸零邏輯可知，采用異步清零時SN

30、= （1000 1000）2 = （136）10 所以電路構(gòu)成136進制計數(shù)器。 5-27 試分別畫出利用下列方法構(gòu)成的六進制計數(shù)器的連線圖。 （1） 利用74161的異步清零功能； （2） 利用74163的同步清零功能； （3） 利用74161或74163的同步置數(shù)功能； （4） 利用74290的異步清零功能。 解： （1） （2） （3） （4） 5-28 試分別畫出用74161的異步清零和同步置數(shù)功能構(gòu)成的下列計數(shù)器的連線圖。 （1）60進制計數(shù)器

31、 （2）180進制計數(shù)器 解：（1）異步清零電路圖如下： 同步置數(shù)電路圖如下： （2）異步清零電路圖如下： 同步置數(shù)電路圖如下： 5-29 試分別畫出用74290構(gòu)成的下列計數(shù)器的連線圖： （1）9進制計數(shù)器 （2）50進制計數(shù)器 （3）30進制計數(shù)器 （4）88進制計數(shù)器 解：（1）9進制計數(shù)器電路圖如下： （

32、2）50進制計數(shù)器電路圖如下： （3）30進制計數(shù)器電路圖如下： (4) 88進制計數(shù)器電路圖如下： 5-30 用74163設(shè)計一個按自然態(tài)序進行計數(shù)的同步加法計數(shù)器，要求當(dāng)控制信號M=0時為六進制，M=1時為十二進制。 解：電路實現(xiàn)如下： 5-31 試分別畫出用74164（8位單向

33、移位寄存器）構(gòu)成的下列環(huán)形計數(shù)器： （1）5位環(huán)形計數(shù)器； （2）7位環(huán)形計數(shù)器。 解：（1）5位環(huán)形計數(shù)器電路圖如下： （2）7位環(huán)形計數(shù)器電路圖如下： 5-32 試分別畫出用74164構(gòu)成的下列扭環(huán)形計數(shù)器： （1）4位能自啟動的扭環(huán)形計數(shù)器； （2）8位扭環(huán)形計數(shù)器。 解：（1）4位能自啟動的扭環(huán)形計數(shù)器電路圖如下： （2）8位扭環(huán)形計數(shù)器電路圖如下： 5-33 試分別畫出

34、用74164構(gòu)成的最大長度移位型計數(shù)器： （1）3位最大長度移位型計數(shù)器； （2）7位最大長度移位型計數(shù)器。 解：（1）電路圖如下： （2）電路圖如下： 5-34 試畫出用74161（4位二進制同步加法計數(shù)器）構(gòu)成具有時序狀態(tài)為0,1,2,3,4,5,8,9,10,11,14,15的計數(shù)器。 解：電路圖如下： 5-35 用計數(shù)器74LS161和數(shù)據(jù)選擇器（MUX）74LS151設(shè)計一個脈沖序列發(fā)生器，使之在一系列CP信

35、號作用下，其輸出端能周期性地輸出00101101的脈沖序列。 解：電路圖如下： 5-36 用計數(shù)器74LS161及8選1（MUX）74LS151各一片以及必要的輔助電路產(chǎn)生序列信號0100’1100’0101’11。 解：電路圖如下： 5-37 用計數(shù)器74LS161及8選1（MUX）74LS151各一片以及必要的輔助電路產(chǎn)生如下序列信號： 當(dāng)X = 0時，序列信號為0110’1101； 當(dāng)X = 1時，序列信號為1010’010。 解：電路圖如下： 5-38 用移位寄存器以及必要的輔助電

36、路設(shè)計一個同步時序電路，它有兩個輸入X1和X2，一個輸出Z。當(dāng)X1連續(xù)輸入3個1（正好3個）后，X2再輸入1個1時，輸出Z為1，而且在同一時間內(nèi)X1和X2不能同時為1。畫出狀態(tài)圖并用電路實現(xiàn)。 解：輸入X1,X2與輸出Z之間的關(guān)系為: CP 1 2 3 4 5 5’ X1 X2 Z 0 1 1 1 0 1 Φ 0 0 0 1 0

37、 0 0 0 0 1 0 電路圖如下： 5-39 用74LS161計數(shù)器為核心器件實現(xiàn)如題5-39圖所示的狀態(tài)圖，其中X1X2/Z表示輸入/輸出，且X1與X2不能同時為1。 解： (1)輸出變量為：Z = S3*X2 (2)計數(shù)控制信號：CT = *X1 (3)置數(shù)控制信號：LD = (4)并行置數(shù)信號：D2 = D1 = D0 = 0 電路圖如下： 5-40 用74LS161計數(shù)器以及必要的輔助電路實現(xiàn)如題5-40圖所示的狀態(tài)圖。 解：（1）CT = b （2）LD = c + S4 * b （3）D2 = 0 , D1 = c ， D0 = 0 電路實現(xiàn)如下：