《數(shù)字邏輯基礎(chǔ)》-第03章.ppt

《《數(shù)字邏輯基礎(chǔ)》-第03章.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯基礎(chǔ)》-第03章.ppt（23頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

第3章觸發(fā)器與時(shí)序邏輯分析,3.1時(shí)序邏輯電路模型,3.2觸發(fā)器,3.1時(shí)序邏輯電路模型,什么是時(shí)序邏輯電路？,組合邏輯:當(dāng)前的輸出只與當(dāng)前時(shí)刻的輸入有關(guān)，與過(guò)去的輸入歷史無(wú)關(guān)。,時(shí)序邏輯:當(dāng)前的輸出不僅與當(dāng)前的輸入有關(guān)，而且與過(guò)去的輸入歷史有關(guān)。,時(shí)序邏輯電路模型：,對(duì)于組合邏輯部分，輸入分為：外部輸入x1~xp；內(nèi)部輸入y1~yv輸出分為：外部輸出z1~zq；內(nèi)部輸出w1~wu,存儲(chǔ)電路接收w1~wu，并予以記憶；輸出y1~yv就是記憶的內(nèi)容,,,用兩組邏輯表達(dá)式共同描述時(shí)序邏輯電路的功能：,,因w是x和y的函數(shù)，故,,該方程組表明，時(shí)序邏輯電路的外部輸出和次態(tài)都是外部輸入和現(xiàn)態(tài)的函數(shù)。,w稱為激勵(lì)函數(shù)。,輸出函數(shù),次態(tài)函數(shù),存儲(chǔ)電路由若干觸發(fā)器組成.,y1~yv稱為時(shí)序邏輯電路的狀態(tài)。一般，電路的狀態(tài)在輸入發(fā)生變化前后是不一樣的，分別稱為現(xiàn)態(tài)和次態(tài)，記為y（n）和y（n+1），簡(jiǎn)記為y和y（n+1）。,3.2觸發(fā)器,有兩個(gè)互補(bǔ)的輸出端:Q和,用于指示當(dāng)前所處的狀態(tài)?！?”態(tài)時(shí)Q端輸出高電平，“0”態(tài)時(shí)Q端輸出低電平。,有一組輸入信號(hào)：通常為1~3個(gè)，作用：令觸發(fā)器狀態(tài)發(fā)生轉(zhuǎn)移,有兩個(gè)穩(wěn)定狀態(tài):“0”狀態(tài)、“1”狀態(tài)；,觸發(fā)器:具有記憶功能的電子器件。,,現(xiàn)態(tài)：輸入作用前的狀態(tài)，記作和，簡(jiǎn)記為Q和。次態(tài)：輸入作用后的狀態(tài)，記作和。,3.2.1基本R-S觸發(fā)器,1用與非門構(gòu)成的基本R-S觸發(fā)器,電路,邏輯符號(hào),R：復(fù)位（Reset）端S：置位（Set）端,工作原理,若R=1、S=1，則：,只要保持R=1、S=1不變，狀態(tài)將一直保持下去。,若R=0、S=1，則：,若R=1、S=0，則：,R=1,1,0,若R=0、S=0，則：,,,在R=0、S=0期間：,當(dāng)返回R=1、S=1時(shí)：狀態(tài)不確定,保證R-S觸發(fā)器正常工作必須滿足的條件：R和S不能同時(shí)為0。,結(jié)論：（1）不論現(xiàn)態(tài)是什么，在R端施加低電平能將現(xiàn)態(tài)強(qiáng)制性地轉(zhuǎn)換到“1”態(tài)；在S端施加低電平能將現(xiàn)態(tài)強(qiáng)制性地轉(zhuǎn)換到“0”態(tài)；R和S不能同時(shí)施加低電平。（2）R和S端的有效電平為低電平,邏輯功能,功能表,,,狀態(tài)表,將功能表改寫為狀態(tài)表,次態(tài)卡諾圖,Qn+1,,,,用狀態(tài)表描述邏輯功能,特征方程,用特征方程描述邏輯功能,由卡諾圖導(dǎo)出次態(tài)方程,功能表,電路,邏輯符號(hào),（注意小圓圈的位置）,,結(jié)論：（1）不論現(xiàn)態(tài)是什么，在R端施加高電平能將現(xiàn)態(tài)強(qiáng)制性地轉(zhuǎn)換到“0”態(tài)；在S端施加高電平能將現(xiàn)態(tài)強(qiáng)制性地轉(zhuǎn)換到“1”態(tài)；R和S不能同時(shí)施加高電平。（2）R和S端的有效電平為高電平,2用或非門構(gòu)成的基本R-S觸發(fā)器,基本R-S觸發(fā)器的缺點(diǎn)：（1）存在約束關(guān)系，操作不便；（2）對(duì)R、S要求嚴(yán)格，要相互配合，準(zhǔn)確實(shí)時(shí)。,3時(shí)鐘控制R-S觸發(fā)器,改進(jìn)措施：先施加好R、S信號(hào)，再用另一個(gè)統(tǒng)一、標(biāo)準(zhǔn)的信號(hào)實(shí)施觸發(fā)。,,,時(shí)鐘信號(hào)，簡(jiǎn)稱時(shí)鐘，記為CP或CLK,,基本R-S觸發(fā)器,控制門,工作原理：當(dāng)CP=0時(shí)，G3、G4門被封鎖，不管R、S如何變化，G3、G4門都輸出1。觸發(fā)器的狀態(tài)不會(huì)改變。當(dāng)CP=1時(shí)，G3、G4開(kāi)放，R、S經(jīng)過(guò)G3、G4門反相后，分別施加到G1、G2門。注意：有效電平變?yōu)楦唠娖健?,,鐘控R-S觸發(fā)器的邏輯符號(hào),狀態(tài)圖,注意：（1）R、S端無(wú)小圓圈，即高電平為有效電平；（2）C（鐘控端）無(wú)小圓圈，即高電平期間CP有效。,鐘控R-S觸發(fā)器的描述,功能表,狀態(tài)表,邏輯符號(hào),狀態(tài)圖：描述時(shí)序邏輯電路的重要工具。圓圈表示狀態(tài)，圈中標(biāo)上狀態(tài)值。箭頭線表示狀態(tài)的轉(zhuǎn)移，線旁的值為發(fā)生狀態(tài)轉(zhuǎn)移的條件；圖旁標(biāo)明各輸入變量的名稱及組合次序。,結(jié)合約束條件，可得到特征方程,,由狀態(tài)表或狀態(tài)圖可作出次態(tài)的卡諾圖,由卡諾圖化簡(jiǎn)可得到次態(tài)方程,鐘控R-S觸發(fā)器的特點(diǎn)：（1）降低了對(duì)R、S信號(hào)變化的實(shí)時(shí)性要求。當(dāng)時(shí)鐘處于無(wú)效電平時(shí)，封鎖了電路的輸入，在時(shí)鐘作用之前，有足夠的時(shí)間準(zhǔn)備好R、S信號(hào)；當(dāng)時(shí)鐘作用時(shí)，R、S信號(hào)已穩(wěn)定，觸發(fā)器就能可靠地按要求翻轉(zhuǎn)。通常，時(shí)鐘信號(hào)就是同步時(shí)序邏輯的公共時(shí)鐘，整個(gè)電路按時(shí)鐘節(jié)拍有序工作。（2）仍然存在約束條件，存在“空翻”。在鐘控有效此期間，如果輸入信號(hào)發(fā)生多次變化，將引起觸發(fā)器發(fā)生多次翻轉(zhuǎn)，其中只有某一次翻轉(zhuǎn)是我們所希望的，其它翻轉(zhuǎn)稱為“空翻”。,3.2.2常用觸發(fā)器,1D觸發(fā)器,目的：解決輸入約束問(wèn)題。,,工作原理：（1）CP=0：G3、G4被封鎖，D的變化不能傳到G1、G2，觸發(fā)器保持狀態(tài)。（2）CP=1：G3、G4門開(kāi)放，D經(jīng)G3、G4轉(zhuǎn)換成一對(duì)互補(bǔ)信號(hào)送到G1、G2。若D=0，則RS=01，Q=0；若D=1，則RS=10，Q=1。,結(jié)論：（1）RS不可能為11，從而消除了狀態(tài)不確定，解決了輸入約束問(wèn)題。（2）“空翻”現(xiàn)象依然存在。,電路,邏輯符號(hào),D觸發(fā)器的描述,,,,,,由功能表得到狀態(tài)表,功能表,狀態(tài)表,狀態(tài)圖,1,2-1,2,2-2,由狀態(tài)表得到卡諾圖,由狀態(tài)表得到狀態(tài)圖,也可以由狀態(tài)圖得到卡諾圖,由卡諾圖化簡(jiǎn)得到特征方程,3,特征方程,維持阻塞D觸發(fā)器,目的：解決“空翻”問(wèn)題。,,電路,邏輯符號(hào),維持阻塞線路的作用：僅當(dāng)CP的上升沿出現(xiàn)的一瞬間，D端的數(shù)據(jù)才能置入觸發(fā)器。,注意：時(shí)鐘輸入端無(wú)小圓圈，表示上升沿觸發(fā),邊沿觸發(fā)方式：僅在時(shí)鐘邊沿瞬間起觸發(fā)作用，抗干擾能力強(qiáng)。這里為上升沿觸發(fā)。也有下降沿觸發(fā)的。,RD和SD的用途：RD：直接復(fù)位端，低電平有效SD：直接置位端，低電平有效注意：不允許RD和SD同時(shí)有效,2.J-K觸發(fā)器,目的：引入兩種新功能——（1）自動(dòng)翻轉(zhuǎn)功能；（2）現(xiàn)態(tài)保持功能。,,工作原理：當(dāng)CP上跳時(shí)，有：（1）現(xiàn)態(tài)保持功能。若J=0，K=0，CP的輸入被封鎖，現(xiàn)態(tài)不變。（2）置0功能。若J=0，K=1，G4被封鎖，若Q=1，CP上跳將導(dǎo)致G3的輸出端下跳，翻轉(zhuǎn)為Qn+1=0；若Q=0，G3和G4都被封鎖，CP的上跳不起作用,Qn+1=0；（3）置1功能。若J=1，K=0，由電路的對(duì)稱性，無(wú)論現(xiàn)態(tài)為何，CP上跳將置1觸發(fā)器。（4）自動(dòng)翻轉(zhuǎn)功能。若J=1，K=1，若現(xiàn)態(tài)Q=0、，則G3被封鎖、G4開(kāi)放，CP上跳將置1觸發(fā)器。若現(xiàn)態(tài)Q=1，則與上述過(guò)程相反，CP上跳將置0觸發(fā)器。,注意：CP=1時(shí)存在空翻。,主從J-K觸發(fā)器,目的：改進(jìn)電路，克服CP=1時(shí)存在的空翻。,主觸發(fā)器：CP上升沿觸發(fā)后，從觸發(fā)器維持前一狀態(tài)不變。因有從觸發(fā)器前一狀態(tài)的封鎖，主觸發(fā)器不會(huì)發(fā)生空翻。,主從J-K觸發(fā)器的特點(diǎn)：（1）后沿型觸發(fā)器，無(wú)空翻現(xiàn)象發(fā)生。（2）有兩個(gè)輸入使能端，具有4種功能，便于使用。（3）CP上升沿采樣J-K值，CP下降沿新?tīng)顟B(tài)才被輸出。,從觸發(fā)器：CP下跳沿觸發(fā)，將主觸發(fā)器的狀態(tài)置入從觸發(fā)器。,注意：時(shí)鐘輸入端有小圓圈，表示下降沿觸發(fā),電路,邏輯符號(hào),主從J-K觸發(fā)器的描述,,,,,,由功能表得到狀態(tài)表,功能表,狀態(tài)表,狀態(tài)圖,1,2-1,2,2-2,由狀態(tài)表得到卡諾圖,由狀態(tài)表得到狀態(tài)圖,也可以由狀態(tài)圖得到卡諾圖,由卡諾圖化簡(jiǎn)得到特征方程,3,特征方程,3.T觸發(fā)器,目的：實(shí)際中僅需要自動(dòng)翻轉(zhuǎn)和現(xiàn)態(tài)保持功能。,,構(gòu)成：僅需將J-K端連起來(lái)作為T輸入端。,,T觸發(fā)器的描述：,功能表,,由功能表得到狀態(tài)表,1,,2-1,狀態(tài)表,由狀態(tài)表得到卡諾圖,,由狀態(tài)表得到狀態(tài)圖,2,,2-2,也可以由狀態(tài)圖得到卡諾圖,,3,特征方程,3.2.3各類觸發(fā)器的相互轉(zhuǎn)換,1D觸發(fā)器轉(zhuǎn)換成J-K觸發(fā)器,。,（1）畫(huà)出J-K觸發(fā)器的邏輯框圖為把D輸入轉(zhuǎn)換為J、K輸入，需設(shè)計(jì)一組合電路，以實(shí)現(xiàn)從J、K到D的變換。,（2）求組合邏輯的邏輯表達(dá)式D觸發(fā)器的特征方程：J-K觸發(fā)器的特征方程：令：即有：變換為：,,（3）畫(huà)由D觸發(fā)器組成J-K觸發(fā)器的電路圖。,,組合電路,2R-S觸發(fā)器轉(zhuǎn)換成J-K觸發(fā)器,,組合電路,,,組合電路,（1）畫(huà)出J-K觸發(fā)器的邏輯框圖為把R、S輸入轉(zhuǎn)換為J、K輸入，需設(shè)計(jì)一組合電路，以實(shí)現(xiàn)從J、K到R、S的變換。,（2）求組合電路的邏輯表達(dá)式D觸發(fā)器的特征方程：J-K觸發(fā)器的特征方程：由真值表求R和S的表達(dá)式：,,（2）求組合電路的邏輯表達(dá)式D觸發(fā)器的特征方程：J-K觸發(fā)器的特征方程：由真值表求R和S的表達(dá)式：,（3）由真值表求出邏輯表達(dá)式：,（4）畫(huà)出電路圖,3.2.4觸發(fā)器應(yīng)用一例,——用觸發(fā)器組成寄存器寄存器是微處理器中的重要部件，用于存放數(shù)據(jù)處理的中間結(jié)果。具有數(shù)據(jù)“寫”入、“讀”出、初始化“清零”功能。,,,（1）數(shù)據(jù)清除。將所有觸發(fā)器的RD端接在一起，作為清零輸入端。（2）數(shù)據(jù)寫入。令、，先讓；將要寫入的數(shù)據(jù)施加到DB7~DB0，再在端施加寫入脈沖，DB7~DB0上的數(shù)據(jù)即被寫入。（3）數(shù)據(jù)讀出。令、，在端施加讀脈沖，三態(tài)門開(kāi)通，數(shù)據(jù)由DB7~DB0輸出。,（1）電源電流IE觸發(fā)器的所有輸入端接無(wú)效電平，輸出端懸空時(shí)，電源向觸發(fā)器提供的電流。此參數(shù)說(shuō)明觸發(fā)器電路的空載功耗。（2）低電平輸入電流IIL和高電平輸入電流IIH測(cè)試條件：觸發(fā)器輸出端懸空。IIL：某輸入端接地，從該輸入端流出的電流。IIH：觸發(fā)器某輸入端接電源，流進(jìn)該輸入端的電流。此參數(shù)說(shuō)明對(duì)驅(qū)動(dòng)電路的負(fù)載要求。（3）輸出高電平VoH和輸出低電平VoL觸發(fā)器輸出端Q或輸出高電平時(shí)的對(duì)地電壓為VOH，輸出低電平時(shí)的對(duì)地電壓為VOL。此參數(shù)說(shuō)明觸發(fā)器的抗干擾能力。,直流參數(shù),3.2.5集成觸發(fā)器的主要特性參數(shù),開(kāi)關(guān)參數(shù),（1）最高時(shí)鐘頻率fmax觸發(fā)器在計(jì)數(shù)狀態(tài)下能正常工作的最高工作頻率，是標(biāo)志觸發(fā)器工作速度高低的一個(gè)重要指標(biāo)。（2）對(duì)時(shí)鐘信號(hào)的延遲時(shí)間（tCPLH和tCPHL）從時(shí)鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端由0狀態(tài)變到1狀態(tài)的延遲時(shí)間為tCPLH。從時(shí)鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端由1狀態(tài)變到0狀態(tài)的延遲時(shí)間為tCPHL。一般，tCPLH比tCPHL約大一級(jí)門的延遲時(shí)間。（3）對(duì)置0端RD或置1端SD的延遲時(shí)間tRLH、tRHL或tSLH、tSHL從置0脈沖的觸發(fā)沿到輸出端由0變?yōu)?的延遲時(shí)間為tRLH，到輸出端由1變?yōu)?的延遲時(shí)間為tRHL。從置1脈沖的觸發(fā)沿到輸出端由0變?yōu)?的延遲時(shí)間為tSLH，到輸出端由1變?yōu)?的延遲時(shí)間為tSHL。,