中央處理器與指令系統(tǒng).ppt

《中央處理器與指令系統(tǒng).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《中央處理器與指令系統(tǒng).ppt（43頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

第四章中央處理器與指令系統(tǒng),本章要點(diǎn)CPU的內(nèi)部組成及控制器的實(shí)現(xiàn)方法。8086/8088微處理器的結(jié)構(gòu)，Pentium和Pentium4CPU的特點(diǎn)及采用的新技術(shù)。指令系統(tǒng)中指令格式及指令功能的分類，指令的尋址方式。精簡(jiǎn)指令系統(tǒng)的特點(diǎn)。,中央處理器（CPU）是計(jì)算機(jī)系統(tǒng)的核心部件。它控制程序的執(zhí)行，完成數(shù)據(jù)的處理和輸入輸出設(shè)備的控制，具有以下基本功能：,（1）對(duì)指令譯碼、寄存并執(zhí)行。（2）算術(shù)運(yùn)算和邏輯運(yùn)算。（3）暫存少量的數(shù)據(jù)。（4）在存儲(chǔ)器、輸入/輸出接口之間傳送數(shù)據(jù)。（5）響應(yīng)輸入/輸出設(shè)備的中斷請(qǐng)求。（6）為系統(tǒng)提供定時(shí)和控制信號(hào)。,CPU的組成包括運(yùn)算器、寄存器、控制器、時(shí)鐘電路，（某些CPU中還包括一定容量的ROM、RAM存儲(chǔ)器），見(jiàn)下圖：,4.1.1運(yùn)算器,運(yùn)算器是加工處理數(shù)據(jù)的功能部件。運(yùn)算器主要由下列部件組成：算術(shù)邏輯單元（ALU）完成二進(jìn)制信息的定點(diǎn)算術(shù)運(yùn)算、邏輯運(yùn)算、移位操作通用寄存器和狀態(tài)標(biāo)志寄存器存放數(shù)據(jù)，運(yùn)算的中間、最后結(jié)果，各種狀態(tài)標(biāo)志有的CPU中包含浮點(diǎn)處理單元算術(shù)邏輯單元和通用寄存器的位數(shù)決定了CPU的字長(zhǎng)。,4.1.2寄存器組（Register）,寄存器：是CPU中的重要組成部分，是CPU內(nèi)部的臨時(shí)存儲(chǔ)單元。存放內(nèi)容：數(shù)據(jù)、地址、控制信息、CPU的工作狀態(tài)信息。寄存器增加可以提高CPU運(yùn)行速度。分類：數(shù)據(jù)寄存器、地址寄存器、標(biāo)志狀態(tài)寄存器、控制寄存器和一些其它作用的寄存器。但總體可分為通用寄存器和專用寄存器兩大類。,一、通用寄存器組,在運(yùn)算中存儲(chǔ)數(shù)據(jù)與地址Intel8086/8088(16位)機(jī)有：AX,BX,CX,DX,BP,SP,SI,DIIntel80486(32位)機(jī)有：EAX,EBX,ECX,EDXEBP,ESP,ESI,EDI,IntelPentiumCPU有以下8個(gè)32位的通用寄存器,EAX：累加器，存放算術(shù)和邏輯運(yùn)算的操作數(shù)。EBX：基址寄存器，可以暫存數(shù)據(jù)，也可以在訪問(wèn)內(nèi)存時(shí)存放基地址。ECX：計(jì)數(shù)寄存器，在循環(huán)和字符串操作指令中存放循環(huán)次數(shù)。EDX：數(shù)據(jù)寄存器，暫存數(shù)據(jù)。ESP：堆棧指針寄存器，每執(zhí)行一次進(jìn)棧或出棧操作后，SP就自動(dòng)增減，使堆棧指針寄存器的內(nèi)容始終指向內(nèi)存堆棧區(qū)的棧頂?shù)刂?。EBP：基址指針寄存器，可以暫存數(shù)據(jù)，也可以在訪問(wèn)內(nèi)存時(shí)存放基地址。ESI：源變址指針寄存器，在字符串操作指令中存放源操作數(shù)的內(nèi)存地址。EDI：目標(biāo)變址指針寄存器，在字符串操作指令中存放目標(biāo)操作數(shù)的內(nèi)存地址。,二、專用寄存器保存系統(tǒng)運(yùn)行必需的重要數(shù)據(jù)。,標(biāo)志寄存器（FlagRegister）——用于存放ALU工作時(shí)產(chǎn)生的狀態(tài)信息。,進(jìn)位標(biāo)志位,奇偶標(biāo)志位,輔助進(jìn)位位,零標(biāo)志位,結(jié)果符號(hào)位,單步標(biāo)志位,中斷允許位,方向標(biāo)志位,溢出標(biāo)志位,每一位單獨(dú)使用，稱為標(biāo)志位。狀態(tài)標(biāo)志：反映了ALU當(dāng)前的工作狀態(tài)，可作為條件轉(zhuǎn)移指令的轉(zhuǎn)移條件；控制標(biāo)志：用于控制CPU的某種操作。下圖給出了8086的標(biāo)志寄存器的標(biāo)志位信息。,注：可通過(guò)看書(shū)上的圖進(jìn)一步理解CPU標(biāo)志寄存器的發(fā)展演化和每個(gè)標(biāo)志位的作用。,指令寄存器IR（InstructionRegister）——用于存放將要執(zhí)行的指令。指令指針寄存器IP，又稱指令計(jì)數(shù)器?！糜诋a(chǎn)生和存放下條待取指令的地址。堆棧指針寄存器SP——指示堆棧棧頂?shù)牡刂?。變址寄存器——變址尋址中存放基礎(chǔ)地址的寄存器,其它的專用寄存器,3.段寄存器,現(xiàn)在的計(jì)算機(jī)內(nèi)存容量比較大，可以采用分段管理，就是把內(nèi)存的存儲(chǔ)空間分成段，例如將64KB存儲(chǔ)空間分為一段，以段為單位為用戶分配存儲(chǔ)空間。存儲(chǔ)單元的地址是由它所在邏輯段的段基地址和段內(nèi)偏移地址兩部分組成，段寄存器就是存放段基地址的。如IntelPentiumCPU有6個(gè)32位的段寄存器：CS——代碼段寄存器。存放當(dāng)前執(zhí)行程序所在的代碼段基地址，與指令指針I(yè)P一起指向下一條要取出指令的物理地址。DS——數(shù)據(jù)段寄存器。用來(lái)存放數(shù)據(jù)段基地址和基址寄存器BX一起指向要訪問(wèn)的內(nèi)存單元地址。SS——堆棧段寄存器。是在存儲(chǔ)器中開(kāi)辟的一個(gè)特殊存儲(chǔ)區(qū)域，堆棧操作遵循先進(jìn)后出的原則。SS存放的堆棧段基地址可以和堆棧指針SP一起指向棧頂?shù)刂?，也可以和基址指針BP一起指向要訪問(wèn)的內(nèi)存單元地址。ES、FS、GS——都稱為附加段寄存器。,一、控制器的功能和組成,1、基本功能：取指令、指令譯碼、執(zhí)行指令。,2、組成：一般由指令指針寄存器IP、指令寄存器IR、指令譯碼器ID、控制邏輯電路和時(shí)鐘控制電路等組成。,控制器是指揮與控制整臺(tái)計(jì)算機(jī)各功能部件協(xié)同工作、自動(dòng)執(zhí)行計(jì)算機(jī)程序的部件。,4.1.3控制器,,時(shí)鐘控制電路由時(shí)鐘脈沖發(fā)生器(石英晶體振蕩器)和啟停控制電路組成。1、石英晶體振蕩器產(chǎn)生一定頻率的時(shí)鐘脈沖信號(hào)，作為整個(gè)機(jī)器的時(shí)間基準(zhǔn)源。2、主頻稱為主機(jī)振蕩頻率，它的高低取決于這臺(tái)計(jì)算機(jī)的CPU的適應(yīng)能力。3、時(shí)鐘周期：主頻的倒數(shù),表示相鄰脈沖的時(shí)間間隔。4、指令周期：執(zhí)行一條指令所需要的時(shí)間。5、機(jī)器周期：將指令周期劃分成幾個(gè)時(shí)間段，每個(gè)階段稱為一個(gè)機(jī)器周期。一般：時(shí)鐘周期≤機(jī)器周期≤指令周期,二、時(shí)鐘控制電路——為每條指令按時(shí)間順序執(zhí)行提供基準(zhǔn)信號(hào)。,控制邏輯電路：用來(lái)管理執(zhí)行每條指令時(shí)所產(chǎn)生的一系列基本動(dòng)作，指揮各部件協(xié)同動(dòng)作完成指令規(guī)定的功能。微程序控制——固化軟件的微程序控制方法優(yōu)：充分利用當(dāng)前系統(tǒng)的硬件，指令修改調(diào)試方便。缺：每條指令由多條微指令實(shí)現(xiàn)，多次訪問(wèn)控制存儲(chǔ)器，緩慢、費(fèi)時(shí)。復(fù)雜指令系統(tǒng)計(jì)算機(jī)（CISC）多用。硬布線控制邏輯——硬件控制指令執(zhí)行的方法優(yōu)：速度快缺：不容易修改和擴(kuò)展精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)（RISC）采用。,,三、控制邏輯電路的實(shí)現(xiàn)——微程序控制和硬布線邏輯,,1、馮諾依曼型計(jì)算機(jī)工作原理按順序依序逐條、串行執(zhí)行指令。例如：加法指令執(zhí)行過(guò)程：,取指1譯碼1取數(shù)1運(yùn)算1存數(shù)1取指2譯碼2取數(shù)2運(yùn)算2存數(shù)2…....,2、流水線思想的提出：把程序中的多條指令在時(shí)間上重疊起來(lái)執(zhí)行，能否顯著提高機(jī)器速度呢？,特點(diǎn)：控制簡(jiǎn)單，速度低，機(jī)器各部件利用率低。,4.1.4流水線工作原理,3、指令的重疊執(zhí)行——流水線工作原理,五條指令重疊執(zhí)行情況：1T2T3T4T5T——機(jī)器執(zhí)行時(shí)間取指1譯碼1取數(shù)1運(yùn)算1存數(shù)1取指2譯碼2取數(shù)2運(yùn)算2存數(shù)2取指3譯碼3取數(shù)3運(yùn)算3存數(shù)3取指4譯碼4取數(shù)4運(yùn)算4存數(shù)4取指5譯碼5取數(shù)5運(yùn)算5存數(shù)5可見(jiàn)，若將一條指令的執(zhí)行時(shí)間分為五段,每段所用時(shí)間為T，則一條指令執(zhí)行時(shí)間為5T。系統(tǒng)工作正常后每隔T時(shí)間就得到一條指令的處理結(jié)果。平均速度提高了4倍。這種工作方式稱為流水線處理。優(yōu)點(diǎn)：流水線把取指與執(zhí)行分開(kāi)，使取指與執(zhí)行同時(shí)進(jìn)行，減少了取指等待時(shí)間，大大提高了CPU的利用率。同時(shí)降低了對(duì)與之匹配的存儲(chǔ)器的存取速度要求。問(wèn)題：可能出現(xiàn)數(shù)據(jù)相關(guān)現(xiàn)象；頻繁執(zhí)行條件轉(zhuǎn)移指令或中斷指令會(huì)影響機(jī)器速度。,當(dāng)遇到條件轉(zhuǎn)移指令時(shí)，確定轉(zhuǎn)移與否的條件碼往往是由條件轉(zhuǎn)移指令的條件來(lái)決定下條指令的地址，因此當(dāng)條件轉(zhuǎn)移指令進(jìn)入流水線后直到確定下一地址以前，流水線不能繼續(xù)處理后面的指令而處于等待狀態(tài)，因而影響流水線效率。在某些計(jì)算機(jī)中，采用“猜測(cè)法”解決此問(wèn)題，即計(jì)算機(jī)先選定轉(zhuǎn)移分支中一種情況取指令處理。假如條件碼生成后說(shuō)明猜測(cè)是正確的，則繼續(xù)執(zhí)行下去。假如猜錯(cuò)了，則要返回程序的分支點(diǎn)，重新執(zhí)行正確的分支程序。猜測(cè)過(guò)程如圖4-4所示。,4、處理?xiàng)l件轉(zhuǎn)移的方法,,一種是“不精確斷點(diǎn)法”，即對(duì)于中斷請(qǐng)求后的后續(xù)指令不允許再進(jìn)入流水線，已在流水線中的所有指令仍然執(zhí)行完畢，然后才轉(zhuǎn)入中斷處理程序；另一種方法是當(dāng)前大部分流水線計(jì)算機(jī)采用的“精確斷點(diǎn)法”，即當(dāng)?shù)趇條指令不論在流水線的哪一個(gè)階段發(fā)出中斷請(qǐng)求，中斷處理程序的現(xiàn)場(chǎng)對(duì)應(yīng)的都是第i條指令的，在第i條之后進(jìn)入流水線的指令的原有現(xiàn)場(chǎng)都能恢復(fù)?！熬_斷點(diǎn)法”需要采用很多的后援寄存器，以保證流水線內(nèi)的各條指令的原有狀態(tài)的保存和恢復(fù)。,5、處理中斷的方法,當(dāng)I／O設(shè)備有中斷請(qǐng)求或計(jì)算機(jī)有故障時(shí)，要求中止當(dāng)前程序的執(zhí)行而轉(zhuǎn)入中斷處理程序，但是在流水線中往往還存在幾條正在處理的指令，那么就有一個(gè)如何斷流的問(wèn)題。流水線計(jì)算機(jī)處理中斷的方法有兩種：,,4.2.18086微處理器,Intel公司1978年研制成功時(shí)鐘頻率：4.7MHz～10MHz2.9萬(wàn)個(gè)晶體管、91種指令由EU執(zhí)行單元和BIU總線接口單元組成20位地址總線,尋址能力220=1048576=1(MB)16位數(shù)據(jù)總線4個(gè)16位通用寄存器：AX,BX,CX,DX,5個(gè)16位地址指針寄存器：IP,BP,SP,SI,DI4個(gè)16位段基址寄存器：CS,DS,SS,ES1個(gè)16位標(biāo)志寄存器：FR,4.2Intel80X86微處理器,,一、8088微處理器的內(nèi)部結(jié)構(gòu),,8086/8088CPU對(duì)可尋址的1MB空間劃分為很多個(gè)邏輯段，每個(gè)邏輯段小于64KB，段內(nèi)地址是連續(xù)的。1、段基址CS指示當(dāng)前的代碼段；DS指示當(dāng)前的數(shù)據(jù)段；SS指示當(dāng)前的堆棧段；ES指示當(dāng)前的附加段。2、邏輯地址對(duì)存儲(chǔ)器的任一位置的訪問(wèn)都是在該位置所在的段基址下進(jìn)行的。邏輯地址形式為：段基址：段內(nèi)位移例如，位于數(shù)據(jù)段DS=2000H，偏移地址為109AH的存儲(chǔ)單元的邏輯地址為：2000:109A,二、存儲(chǔ)器的分段結(jié)構(gòu),3、物理地址,4、堆棧堆棧是由若干個(gè)連續(xù)的存儲(chǔ)單元組成的先進(jìn)后出（FILO）存儲(chǔ)區(qū)，常用堆棧指針寄存器SP指示棧頂位置。數(shù)據(jù)進(jìn)棧時(shí)SP-2，出棧時(shí)SP+2。堆棧主要用于保護(hù)現(xiàn)場(chǎng)，保護(hù)斷點(diǎn)。,物理地址=（段基址）?16+（段內(nèi)偏移）如存儲(chǔ)單元2000:109A對(duì)應(yīng)的物理地址為：20000H+109AH=2109AH,,CPU完成一次對(duì)存儲(chǔ)器或I/O端口訪問(wèn)所需要的時(shí)間8086/8088一個(gè)基本總線周期由4個(gè)時(shí)鐘周期組成，習(xí)慣上稱4個(gè)T狀態(tài).分別為T1，T2，T3，T4狀態(tài)。T1狀態(tài),CPU往多路復(fù)用總線上發(fā)地址信息；T2狀態(tài),CPU從總線上撤銷地址，總線的高4位輸出本總線周期的狀態(tài)信息，低16位高阻態(tài)；T3狀態(tài),多路總線的高4位繼續(xù)提供狀態(tài)信息，低16位傳輸數(shù)據(jù)；TW狀態(tài),等待狀態(tài)，總線上信息與T3狀態(tài)信息相同，此狀態(tài)為配合CPU和外設(shè)數(shù)據(jù)傳輸，外設(shè)通過(guò)READY線發(fā)“數(shù)據(jù)未準(zhǔn)備好”，CPU則在T3狀態(tài)后插入TW狀態(tài)，外設(shè)通過(guò)READY線發(fā)“準(zhǔn)備好”，CPU則脫離TW狀態(tài)，進(jìn)入T4狀態(tài)；T4狀態(tài),總線周期結(jié)束。,三、8086/8088的總線周期,（1）字長(zhǎng)：是計(jì)算機(jī)一次可以處理的二進(jìn)制數(shù)的最大位數(shù)，單位bit。實(shí)際上它取決于CPU內(nèi)部算術(shù)邏輯單元、通用寄存器和數(shù)據(jù)總線的位數(shù)。（2）主頻：也稱時(shí)鐘頻率，是CPU的工作頻率，單位MHz。主頻越高，指令的執(zhí)行速度越快，但是CPU的運(yùn)算速度不僅與主頻有關(guān)，還與流水線等有關(guān)。（3）外頻：是CPU與外部器件通信的系統(tǒng)總線（也稱前端總線，F(xiàn)ront-SideBus，簡(jiǎn)寫FSB）的工作頻率，單位MHz。由于CPU外部器件的速度低于CPU的速度，系統(tǒng)總線的速度就低于CPU的速度，因此外頻與主頻的關(guān)系是：主頻=外頻倍頻，其中倍頻系數(shù)指外頻與主頻的比例關(guān)系。（4）數(shù)據(jù)最大帶寬：是數(shù)據(jù)的最大傳輸速率，即每秒鐘傳送的數(shù)據(jù)的字節(jié)數(shù)，單位MB/s。數(shù)據(jù)最大帶寬(MB/s)=總線頻率(MHz)數(shù)據(jù)寬度(bit)8該公式中的數(shù)據(jù)寬度指的是能夠同時(shí)傳輸?shù)亩M(jìn)制數(shù)的位數(shù)。例如，當(dāng)CPU的總線頻率400MHz、外部數(shù)據(jù)總線64位，則CPU系統(tǒng)總線的數(shù)據(jù)最大帶寬=400MHz64bit8bit=3200MB/s≈3.2GB/s（5）高速緩存：是為解決內(nèi)存與CPU的數(shù)據(jù)傳送速度差距，IntelX86系列微處理器從80486開(kāi)始在CPU與內(nèi)存之間插設(shè)一個(gè)容量不大速度卻很快的高速緩存（也稱為Cache），它先于內(nèi)存與CPU交換數(shù)據(jù)。,CPU的有關(guān)性能指標(biāo),4.4指令系統(tǒng)和尋址方式,本節(jié)要點(diǎn)1．了解指令的格式與分類。2．了解指令的尋址方式。3.了解CISC與RISC的主要特點(diǎn)。,,指令：命令計(jì)算機(jī)直接進(jìn)行某種基本操作的二進(jìn)制代碼串，也叫機(jī)器語(yǔ)言代碼。指令系統(tǒng)：一臺(tái)計(jì)算機(jī)能直接理解與執(zhí)行的全部指令的集合稱為該機(jī)的指令系統(tǒng)。指令系統(tǒng)是進(jìn)行計(jì)算機(jī)邏輯設(shè)計(jì)和編制程序的基本依據(jù)。它直接說(shuō)明了這臺(tái)計(jì)算機(jī)的功能。不同類型CPU的指令系統(tǒng)是不能混用與兼容的，但同一系列的CPU一般升級(jí)后指令都有擴(kuò)充，并可兼容。目標(biāo)程序：為解決某一實(shí)際問(wèn)題而編制的有序的指令集合。它們一般是由語(yǔ)言處理程序轉(zhuǎn)換得到的，而并非是直接編寫出來(lái)的。語(yǔ)言處理程序：即匯編、編譯或解釋等程序。它們把BASIC等高級(jí)語(yǔ)言程序通過(guò)一定方式轉(zhuǎn)換為目標(biāo)程序。,指令系統(tǒng)名詞解釋：,,4.4.1指令的結(jié)構(gòu)典型的指令格式，一般由兩部分組成：操作碼和操作數(shù)的地址碼：,操作碼OP——指明操作性質(zhì)的命令碼，提供指令的操作控制信息。操作對(duì)象A——說(shuō)明操作數(shù)存放的地址，有時(shí)則就是操作數(shù)本身。,4.4.1指令的結(jié)構(gòu)及其分類,,一個(gè)指令系統(tǒng)常有幾十、幾百條指令（Intel8086具有133條指令），但按功能可以劃分為如下幾大類：1、數(shù)據(jù)傳送指令用以實(shí)現(xiàn)給寄存器或存儲(chǔ)單元賦值，寄存器與寄存器之間、寄存器與內(nèi)存單元之間等的數(shù)據(jù)傳送。數(shù)據(jù)能夠從源地址被傳送到目的地址，而源地址中數(shù)據(jù)不變——拷貝。,例：MOVAX，5MOVEAX，12345678HMOVDS,AX,4.4.2指令的分類,,算術(shù)運(yùn)算指令：一般包括定點(diǎn)、浮點(diǎn)的加、減、乘、除運(yùn)算。根據(jù)運(yùn)算結(jié)果改變標(biāo)志寄存器的狀態(tài)位。助記符：ADD，ADC，SUB，SBB，INC，DEC，DIV，MUL，CMP,邏輯運(yùn)算：一般包括邏輯與，邏輯或，邏輯非，邏輯異或等運(yùn)算，是以二進(jìn)制為單位按位進(jìn)行運(yùn)算。OR，AND，XOR，NOT等,2、算術(shù)與邏輯運(yùn)算指令,,算術(shù)移位：左移時(shí)空位補(bǔ)0而符號(hào)位進(jìn)標(biāo)志位，右移時(shí)空位復(fù)制符號(hào)位，而移出位進(jìn)標(biāo)志位。邏輯移位：整體移位，空位補(bǔ)0，移出位進(jìn)標(biāo)志位。循環(huán)移位：有不帶進(jìn)位循環(huán)和帶進(jìn)位循環(huán)。前者循環(huán)后的移出位進(jìn)標(biāo)志位，后者與標(biāo)志位一起循環(huán)。,3、移位指令,,無(wú)條件轉(zhuǎn)移指令：強(qiáng)迫CPU運(yùn)行程序地址轉(zhuǎn)移至新地址開(kāi)始執(zhí)行程序。有條件轉(zhuǎn)移指令：根據(jù)當(dāng)前運(yùn)算的結(jié)果進(jìn)行邏輯判斷，符合判斷條件則轉(zhuǎn)移到指令表明的新地址處執(zhí)行程序，否則繼續(xù)按原順序執(zhí)行原來(lái)的程序。,5、調(diào)用指令和返回指令,調(diào)用指令實(shí)現(xiàn)從一個(gè)程序轉(zhuǎn)去執(zhí)行子程序的操作；返回指令則使CPU結(jié)束執(zhí)行子程序而返回執(zhí)行原程序。,4、轉(zhuǎn)移指令,堆棧是由若干個(gè)連續(xù)的存儲(chǔ)單元組成的先進(jìn)后出（FILO）存儲(chǔ)區(qū)，第一個(gè)送入堆棧中的數(shù)據(jù)存放棧底，新送入堆棧的數(shù)據(jù)存放在棧頂。棧底是固定不變的，而棧頂卻是隨數(shù)據(jù)的入棧和出棧在不斷變化。在計(jì)算機(jī)中常用一個(gè)專用寄存器即堆棧指針SP（StackPoint）來(lái)指示棧頂位置。堆棧主要用來(lái)暫存中斷、子程序調(diào)用時(shí)現(xiàn)場(chǎng)數(shù)據(jù)及程序返回地址，還有選擇地保護(hù)某些寄存器的內(nèi)容。用于堆棧訪問(wèn)的指令只有進(jìn)棧（PUSH）和出棧（POP）兩種。一般計(jì)算機(jī)中堆棧是從高地址向低地址擴(kuò)展（也有少數(shù)計(jì)算機(jī)剛好相反），棧底的地址總是大于或等于棧頂?shù)刂?。?dāng)執(zhí)行進(jìn)棧操作時(shí)首先自動(dòng)將棧頂指針SP減量，然后把數(shù)據(jù)送入SP所指定的單元；當(dāng)執(zhí)行出棧操作時(shí)，首先將SP所指定的單元的數(shù)據(jù)取出，然后根據(jù)數(shù)據(jù)的大小自動(dòng)對(duì)SP增量。,6、堆棧操作指令,輸入/輸出指令的功能是完成中央處理器和外部設(shè)備之間的數(shù)據(jù)交換。數(shù)據(jù)由外設(shè)傳送到中央處理器稱為輸入(Input)數(shù)據(jù)由中央處理器傳送給外設(shè)稱為輸出(Output)有的計(jì)算機(jī)采用存儲(chǔ)器與I/O端口統(tǒng)一編址，所以不需要專用的I/O指令。,7.輸入/輸出指令,由于某些指令使用不當(dāng)會(huì)破壞系統(tǒng)或其他用戶信息，因此為了安全起見(jiàn)，這類指令只能用于操作系統(tǒng)或其他系統(tǒng)軟件，而不提供給用戶使用，稱為特權(quán)指令。在多任務(wù)多用戶系統(tǒng)中，特權(quán)指令主要用于系統(tǒng)資源的分配和管理，限制用戶的使用和訪問(wèn)權(quán)限，防止系統(tǒng)資源或其他用戶程序遭受破壞。另外還有其他一些指令，如向量運(yùn)算指令、多處理指令和控制指令等?？傊?，計(jì)算機(jī)種類繁多，指令系統(tǒng)也不盡相同，指令助記符和指令功能、數(shù)目也有差別。要想使用某種計(jì)算機(jī)的指令編程就要參考其指令系統(tǒng)手冊(cè)。,8.特權(quán)指令,需要說(shuō)明的是：計(jì)算機(jī)種類不同其指令系統(tǒng)包括數(shù)量與功能有所不同，用其編程時(shí)務(wù)必參照相應(yīng)的指令系統(tǒng)手冊(cè)。,尋址方式：指令中如何提供操作數(shù)或操作數(shù)地址。,不同類型計(jì)算機(jī)的尋址方式有所差別，但大多可以歸結(jié)為立即尋址、直接尋址、間接尋址、變址尋址以及相對(duì)尋址等幾種尋址方式，或者這幾種方式的組合與變形。,4.4.3指令的尋址方式,指令的地址碼部分就是指令的操作數(shù)。優(yōu)點(diǎn)：取指同時(shí)取得操作數(shù)，提高指令的運(yùn)行速度。缺點(diǎn)：操作數(shù)的長(zhǎng)度受指令長(zhǎng)度的影響，且不便修改。適合操作數(shù)固定的情況。例：MOVAX，1AH的結(jié)果：（AX）←1AH,,一、立即尋址,,指令的地址碼部分給出的就是操作數(shù)在存儲(chǔ)器中的地址。,,,,,,,,,存儲(chǔ)器,OP……A,,,操作數(shù)0110H,,,,,特點(diǎn)：簡(jiǎn)單直觀，便于硬件實(shí)現(xiàn)，但操作數(shù)地址是指令的一部分，只能用于訪問(wèn)固定的存儲(chǔ)器單元。,例：MOVAX，[0110H],二、直接尋址,,在指令的地址碼部分給出某一寄存器的名稱，而所需的操作數(shù)就在這個(gè)寄存器中。特點(diǎn)：數(shù)據(jù)傳送快，計(jì)算機(jī)中多用。,例：MOVAX，BXBX為源操作數(shù)地址，AX為目的操作數(shù)地址，操作的結(jié)果為將BX中的數(shù)據(jù)傳送（拷貝）到AX中。,三、寄存器尋址,在指令的地址碼部分直接給出的是操作數(shù)在寄存器中的地址。,,,,,,,,,,存儲(chǔ)器,,OP……Rn,A:,操作數(shù),,,,,,,,,Rn:,,A,,,,,,優(yōu)點(diǎn)：改變寄存器Rn中的內(nèi)容就可訪問(wèn)內(nèi)存的不同地址。修改十分方便。缺點(diǎn)：二次尋址速度慢。例：MOVAX，[BX],四、寄存器間接尋址,,操作數(shù)的有效地址是：一個(gè)變址寄存器的內(nèi)容加上偏移量。,,五、變址尋址方式,例：8086的變址寄存器為SI和DI。MOVAX，[SI+100H];(AX)←((SI)+100H),,例：MOVAX,[BP+SI+6];(AX)←((BP)+(SI)+6),操作數(shù)的有效地址是：基址寄存器、變址寄存器和偏移量三者相加產(chǎn)生。,六、基址變址尋址,基址變址尋址：面向系統(tǒng)，解決程序的存儲(chǔ)定位問(wèn)題；變址尋址：面向用戶，用以訪問(wèn)字串和數(shù)組。,,有效地址，是指令中地址碼部分給出的形式地址(偏移量Disp)與程序計(jì)數(shù)器PC的內(nèi)容之和。即有效地址是以當(dāng)前PC的內(nèi)容為基準(zhǔn)浮動(dòng)的，浮動(dòng)的距離就是偏移量。偏移量可正可負(fù)，通常用補(bǔ)碼表示。相對(duì)尋址方式主要應(yīng)用于相對(duì)轉(zhuǎn)移指令。由于目的地址隨PC變化不固定，所以非常適用于浮動(dòng)程序的裝配與運(yùn)行。,七、相對(duì)尋址,,一、RISC由來(lái)計(jì)算機(jī)的不斷升級(jí)擴(kuò)充，同時(shí)又兼容過(guò)去產(chǎn)品使指令系統(tǒng)日趨復(fù)雜，形成了“復(fù)雜指令系統(tǒng)計(jì)算機(jī)(CISC)”。復(fù)雜指令系統(tǒng)增加硬件復(fù)雜性，降低機(jī)器運(yùn)行速度。經(jīng)實(shí)際分析發(fā)現(xiàn)：1、各種指令使用頻率相差懸殊。80%指令使用很少。2、指令系統(tǒng)的復(fù)雜性帶來(lái)系統(tǒng)結(jié)構(gòu)的復(fù)雜性，增加了設(shè)計(jì)時(shí)間和售價(jià)，也增加了VLSI設(shè)計(jì)負(fù)擔(dān)，不利于微機(jī)向高檔機(jī)器發(fā)展。3、復(fù)雜指令操作復(fù)雜、運(yùn)行速度慢。由此提出“精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)(RISC)”的概念。,4.4.4精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)(RISC)簡(jiǎn)介,RISC不是簡(jiǎn)單地簡(jiǎn)化指令系統(tǒng)，而是通過(guò)簡(jiǎn)化指令使計(jì)算機(jī)的結(jié)構(gòu)更加簡(jiǎn)單合理，從而提高運(yùn)算速度。1、僅選使用頻率高的一些簡(jiǎn)單指令和很有用但不復(fù)雜的指令。2、指令長(zhǎng)度固定，指令格式少，尋址方式少。3、只有取數(shù)、存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令都在寄存器中進(jìn)行，即限制內(nèi)存訪問(wèn)。4、CPU中通用寄存器數(shù)量相當(dāng)多。5、大部分指令都在一個(gè)機(jī)器周期內(nèi)完成。6、采用流水線組織。7、以硬布線邏輯為主，不用或少用微程序控制。8、特別重視編譯工作，以簡(jiǎn)單有效的方式支持高級(jí)語(yǔ)言，減少程序執(zhí)行時(shí)間。,,二、RISC的特點(diǎn),