《數(shù)字邏輯電路課件課件 w6.1,6.2同步時(shí)序分析(）》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字邏輯電路課件課件 w6.1,6.2同步時(shí)序分析(）（31頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1、第六章第六章 同步時(shí)序同步時(shí)序 邏邏輯電路輯電路 學(xué)習(xí)要求：學(xué)習(xí)要求：學(xué)習(xí)要求：學(xué)習(xí)要求：了解時(shí)序電路的根本結(jié)構(gòu)、分類(lèi)和常用的了解時(shí)序電路的根本結(jié)構(gòu)、分類(lèi)和常用的了解時(shí)序電路的根本結(jié)構(gòu)、分類(lèi)和常用的了解時(shí)序電路的根本結(jié)構(gòu)、分類(lèi)和常用的描述方法；描述方法；描述方法；描述方法；熟練掌握同步時(shí)序電路分析和設(shè)計(jì)的根熟練掌握同步時(shí)序電路分析和設(shè)計(jì)的根熟練掌握同步時(shí)序電路分析和設(shè)計(jì)的根熟練掌握同步時(shí)序電路分析和設(shè)計(jì)的根本方法；本方法；本方法；本方法；熟悉狀態(tài)圖的建立，狀態(tài)簡(jiǎn)化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡(jiǎn)化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡(jiǎn)化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡(jiǎn)化和狀態(tài)分配的各個(gè)重要環(huán)節(jié)。配的
2、各個(gè)重要環(huán)節(jié)。配的各個(gè)重要環(huán)節(jié)。配的各個(gè)重要環(huán)節(jié)。6.1 時(shí)序邏輯電路的特點(diǎn)和描述方法時(shí)序邏輯電路的特點(diǎn)和描述方法時(shí)序電路：時(shí)序電路：時(shí)序電路：時(shí)序電路：一個(gè)電路在任何時(shí)刻的穩(wěn)定輸出不僅與該時(shí)刻電路的輸入信號(hào)有關(guān)，而且與該電路過(guò)去的輸入有關(guān)，這樣的電路稱(chēng)為時(shí)序電路。時(shí)序電路由組合電路和存儲(chǔ)(記憶)器件及反響回路三局部組成，見(jiàn)以下圖.x1z1組合電路存儲(chǔ)器件xnzmyry1Y1Ylx1.xn：時(shí)序電路的輸入或外部輸入；時(shí)序電路的輸入或外部輸入；z1.zm：時(shí)序電路的輸出或外部輸出；時(shí)序電路的輸出或外部輸出；y1.yr：時(shí)序電路的狀態(tài)或內(nèi)部輸入；時(shí)序電路的狀態(tài)或內(nèi)部輸入；Y1.Yl：時(shí)序電路的鼓勵(lì)
3、或內(nèi)部輸出；：時(shí)序電路的鼓勵(lì)或內(nèi)部輸出；狀態(tài)狀態(tài)：過(guò)去的輸入已不存在，但可以通過(guò)存儲(chǔ)器件把它們記錄下來(lái)，稱(chēng)之為狀態(tài)。記錄下來(lái)的信息可能和過(guò)去的輸入完全一樣，也可能是經(jīng)過(guò)了組合電路加工處理后的結(jié)果。我們把某一時(shí)刻之前的狀態(tài)稱(chēng)為現(xiàn)態(tài)，把這一時(shí)刻之后的狀態(tài)稱(chēng)為次態(tài)，現(xiàn)態(tài)和次態(tài)是一個(gè)相對(duì)的概念，分別用y(n)(或y)和y(n+1)表示。時(shí)序電路的邏輯函數(shù)由以下方程組成：時(shí)序電路的邏輯函數(shù)由以下方程組成：Zi=fi(x1,，xn;y1,，yr),i=1,mYj=gj(x1,，xn;y1,，yr),j=1,l兩種時(shí)序電路類(lèi)型見(jiàn)以下圖：(a)同步時(shí)序電路x1z1組合電路存儲(chǔ)器件或延時(shí)器件xnzmyry1Y1
4、Yl(b)異步時(shí)序電路x1z1組合電路存儲(chǔ)器件xnzmyry1Y1Yl時(shí)鐘時(shí)序電路輸入信號(hào)的波形圖：時(shí)鐘脈沖(CP)同步脈沖01111100異步脈沖11111000同步電平01111100異步電平10000111狀態(tài)表和狀態(tài)圖狀態(tài)表和狀態(tài)圖狀態(tài)表與狀態(tài)圖是用來(lái)表示同步時(shí)序電路的輸入、輸出、現(xiàn)態(tài)、次態(tài)之間轉(zhuǎn)移關(guān)系的兩種常用工具。Mealy 型狀態(tài)表和狀態(tài)圖型狀態(tài)表和狀態(tài)圖如果同步時(shí)序電路的輸出是輸入和現(xiàn)態(tài)的函數(shù)，即Zi=fi(x1,，xn;y1,，yr),i=1,m，那么稱(chēng)該電路為Mealy型電路。一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表Mealy 型電路狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出輸入xyy(n+1)
5、/Z該表說(shuō)明：處在狀態(tài)y的同步時(shí)序電路，當(dāng)輸入為x時(shí)，輸出為z，且在時(shí)鐘脈沖作用下，電路進(jìn)入次態(tài)y(n+1)。某Mealy 型電路狀態(tài)表現(xiàn) 態(tài)次態(tài)/輸出(y(n+1)/Z)x=0yA/0A/0B/0 x=1B/0C/0A/1ABC二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖狀態(tài)圖是一種反映同步時(shí)序電路狀態(tài)轉(zhuǎn)移規(guī)律和輸入、輸出取值關(guān)系的有向圖。yx/zy(n+1)Mealy型電路狀態(tài)圖某Mealy型電路狀態(tài)圖ACB0/01/00/00/01/01/1Moore 型狀態(tài)表和狀態(tài)圖型狀態(tài)表和狀態(tài)圖如果同步時(shí)序電路的輸出僅是現(xiàn)態(tài)的函數(shù),即Zi=fi(y1,yr),i=1,m,那么稱(chēng)電路為Moore型電路。
6、它的電路結(jié)構(gòu)圖可表示為:x1組合電路xnyry1Y1Yl存儲(chǔ)器件組合電路z1zm一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài)輸入xyy(n+1)Z輸 出該表說(shuō)明：當(dāng)電路處于狀態(tài)y時(shí)，輸出為z，假設(shè)輸入為x，那么在時(shí)鐘脈沖作用下，電路進(jìn)入次態(tài)y(n+1)。某Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài) y(n+1)x=0yCBBx=1ABC輸 出ZBCA010二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖Moore型電路狀態(tài)圖某Moore型電路狀態(tài)圖y/zxy(n+1)ZC/0A/0B/10101106.2 同步時(shí)序邏輯電路的分析同步時(shí)序邏輯電路的分析分分分分析析析析的的的的任
7、任任任務(wù)務(wù)務(wù)務(wù)：對(duì)一個(gè)給定的時(shí)序邏輯電路，研究在一系列輸入信號(hào)作用下，電路將會(huì)產(chǎn)生怎樣的輸出，進(jìn)而說(shuō)明該電路的邏輯功能。實(shí)際上是要求出電路的狀態(tài)表、狀態(tài)圖或時(shí)間圖，并作出功能評(píng)述。邏輯電路圖輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 觸發(fā)器次態(tài)方程觸發(fā)器功能表狀態(tài)表和狀態(tài)圖用時(shí)間圖和文字描述電路邏輯功能列出狀態(tài)轉(zhuǎn)移真值表 電路次態(tài)方程組例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路1K1J1CK2J2CY2Y1CP1X解：解：解：解：第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出
8、輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。J1=K1=1 J2=K2=x y1第二步第二步第二步第二步：列同狀態(tài)轉(zhuǎn)移真值表?，F(xiàn) 態(tài)y2 y1 激 勵(lì) 函 數(shù)J2K2J1K1次 態(tài)y2(n+1)y1(n+1)000011110 00 11 01 10 00 11 01 1010110100101101011111111111111110 11 01 10 01 10 00 11 0輸 入x第三步：第三步：第三步：第三步：作出狀態(tài)表和狀態(tài)圖。次 態(tài) y2(n+1)y1(n+1)0 00 11 01 1現(xiàn) 態(tài) y2 y1 x=0 x=10
9、11 01 10 01 10 00 11 00001101101100110 x第四步：第四步：第四步：第四步：用時(shí)間圖和文字描述電路和邏輯功能。當(dāng)x=0時(shí),該電路進(jìn)行加1計(jì)數(shù),計(jì)數(shù)序列為:00011011當(dāng)x=1時(shí),該電路進(jìn)行減1計(jì)數(shù),計(jì)數(shù)序列為:00111001時(shí)間圖的作法：時(shí)間圖的作法：選定一個(gè)典型的輸入序列；根據(jù)選定的典型輸入序列，求出狀態(tài)響應(yīng)序列(和輸出響應(yīng)序列)輸入序列為：x=11110000,初態(tài)：y2y1=00 CP:12345678 x:11110000 y2:01100011 y1:01010101y2(n+1):11000110 y1(n+1):10101010 畫(huà)時(shí)間圖
10、:11110000y1y2x12345678CP例：試有代數(shù)法分析以下圖所示的同步時(shí)序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時(shí)序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時(shí)序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時(shí)序邏輯電路。1D1CD2Cy2CPx&y1z解：解：解：解：第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。第一步：寫(xiě)出輸出函數(shù)和鼓勵(lì)函數(shù)表達(dá)式。Z=x y2 y1D2=x+y2+y1=x y2 y1D1=x第二步：把鼓勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次第二步：把鼓勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次第二步：把鼓勵(lì)函數(shù)表達(dá)
11、式代入觸發(fā)器的次第二步：把鼓勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。Q1(n+1)D1 xQ2(n+1)D2 x y2 y1第三步：第三步：第三步：第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出(y2(n+1)y1(n+1)/Z)0 00 11 11 0現(xiàn) 態(tài) y2 y1 x=0 x=100/010/000/000/001/001/001/001/1000110111/0 x/z0/00/00/01/01/10/01/0第四步第四步第四步第四步：作出時(shí)間圖，并說(shuō)明電路
12、的邏輯功能。典型輸入序列：x=01011101初態(tài)：y2 y1=00狀態(tài)響應(yīng)序列和輸出響應(yīng)序列為：CP:12345678 x:01011101 y2:00010001 y1:00101110y2(n+1):00100010 y1(n+1):01011101 Z:00010001CPxy2y1Z12346785時(shí)間圖：時(shí)間圖：時(shí)間圖：時(shí)間圖：功能說(shuō)明：功能說(shuō)明：該電路是一個(gè)101序列檢測(cè)器。y1y0y2T0D1J2K2=11xZCP=1例：例：分析下面的同步時(shí)序邏輯電路。解：解：1列出鼓勵(lì)函數(shù)與輸出函數(shù)列出鼓勵(lì)函數(shù)與輸出函數(shù) 2寫(xiě)出電路的次態(tài)方程組。將鼓勵(lì)函數(shù)表達(dá)式代入相應(yīng)觸發(fā)器的次態(tài)方程得：y
13、2y1y0Zx=0 x=1000011110011001101010101001100110101010100000000001100110101010111111111011010013作出電路的狀態(tài)表和狀態(tài)圖。11111000000/0001/1010/0011/0111/1110/0101/0100/100100111，該電路是一個(gè)3位串行輸入的移位存放器。在時(shí)鐘的作用下，x存放到該存放器的低位，存放器的內(nèi)容從低位向高位左移一位，原來(lái)的最高位丟棄。輸出Z完成了現(xiàn)態(tài)y2，y1，y0的連續(xù)異或運(yùn)算，那么當(dāng)1的個(gè)數(shù)為奇數(shù)時(shí)Z1，1的個(gè)數(shù)為偶數(shù)時(shí)Z0，完成了對(duì)當(dāng)前的移位存放器內(nèi)容進(jìn)行奇偶校驗(yàn)的工作。
數(shù)字邏輯電路課件課件 w6.1,6.2同步時(shí)序分析(）
