《專業(yè)綜合》課程設計HDB3碼電路測試與PSK2電路設計

《《專業(yè)綜合》課程設計HDB3碼電路測試與PSK2電路設計》由會員分享，可在線閱讀，更多相關《《專業(yè)綜合》課程設計HDB3碼電路測試與PSK2電路設計（41頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、《專業(yè)綜合課程設計》任務書 學生姓名： 專業(yè)班級： 指導教師： 工作單位： 信息工程學院 題 目: HDB3碼電路測試與PSK2電路設計 課程設計目的： 1.通過對THEX-1型綜合實驗平臺的使用，較深入了解通信電路的原理； 2.掌握通信電路的測試方法和設計實驗的方法； 3.學習利用EWB仿真設計簡單通信系統(tǒng)的方法； 4.練習利用Protel繪制PCB電路的方法； 5.提高正確地撰寫論文的基本能力。 課程設計內(nèi)容和要求： 1.電路測試：測試HDB31，

2、HDB32，HDB33，DPLL，PLL實驗電路板。要求詳細分析實驗電路的工作原理（說明每個元器件的作用和功能），寫出測試項目，并對測試結(jié)果作出詳細分析；如果電路板不能測出所需要的結(jié)果，要分析原因，找出電路板損壞的部位。 2.用EWB做出PSK2的仿真電路，并測試各點的波形；要求詳細分析電路原理（說明每個元器件的作用和功能），對測試結(jié)果作出詳細分析。 3.用Protel繪制CLK的PCB電路。 4.查閱不少于6篇參考文獻。 初始條件： 1.THEX-1型綜合實驗平臺及實驗指導書； 2.示波器，萬用表。 3.EWB，proteus和Protel軟件。 時間安排： 第18周，安排

3、設計任務； 第19周，完成實驗測試和仿真電路的設計與測試； 第20周，完成PCB電路繪制；撰寫設計報告，答辯。 指導教師簽名： 2011年 月 日 系主任（或責任教師）簽名： 2011年 月 日 武漢理工大學《專業(yè)綜合課程設計》 目 錄 1.模擬調(diào)制通信系統(tǒng)測試 1 1.1 多級偽隨機碼發(fā)生實驗 HDB31 1 1.1.1 實驗原理 1 1.1.2 實驗測試項目 3 1.1.3 實驗測試結(jié)果 3 1.1.4 實驗結(jié)果分析 4 1.2 HDB3編碼實驗 HDB32 4 1.2

4、.1 實驗原理 4 1.2.2 實驗測試項目 7 1.2.3 實驗測試結(jié)果 7 1.2.4 實驗結(jié)果分析 9 1.3 HDB3譯碼實驗 HDB33 9 1.3.1 實驗原理 9 1.3.2 實驗測試項目 10 1.3.3 實驗測試結(jié)果 11 1.3.4 實驗結(jié)果分析 11 1.4 數(shù)字鎖相環(huán)提取同步信號實驗 DPLL 11 1.4.1 實驗原理 11 1.4.2 實驗測試項目 15 1.4.3 實驗測試結(jié)果 16 1.4.4 實驗結(jié)果分析 17 1.5 鎖相頻率合成器實驗 PLL 17 1.5.1 實驗原理 17 1.6 環(huán)路參數(shù)設計方法 21 1.7

5、環(huán)路參數(shù)設計舉例 22 1.7.1 實驗測試項目 23 1.7.2 實驗測試結(jié)果 24 1.7.3 實驗結(jié)果分析 24 2.PSK2電路仿真 25 2.1 實驗原理 25 2.2 仿真波形 30 3.時鐘與三級偽碼發(fā)生（CLK）的PCB圖 33 3.1 實驗原理 33 3.2 CLK的PCB圖 35 4.課設設計小結(jié) 36 5.參考文獻 37 HDB3碼電路測試與PSK2電路設計 1.模擬調(diào)制通信系統(tǒng)測試 1.1 多級偽隨機碼發(fā)生實驗 HDB31 1.1.1 實驗原理 （一）電路組成 多級偽隨機碼發(fā)生實驗是供給HDB3、PSK等實驗所需時鐘和

6、基帶信號。圖1-1、1-2是實驗電原理圖，由以下電路組成： 1．內(nèi)時鐘信號源；2．多級分頻電路；3．3級偽隨機碼發(fā)生電路；4．4級偽隨機碼發(fā)生電路；5．5級偽隨機碼發(fā)生電路。 圖1-1 實驗原理圖  圖1-2 實驗原理圖2 （二）電路工作原理 1．內(nèi)時鐘信號源 內(nèi)時鐘信號源由晶振J1、電阻R2和R3、電容C1、非門U1A，U1B組成，若電路加電后，在U1A的輸出端輸出一個比較理想的方波信號，輸出振蕩頻率為4.09

7、6MHz，經(jīng)過D觸發(fā)器U2B進行二分頻，輸出為2.048MHz方波信號。 2．三級基準信號分頻 設電路的輸入時鐘信號為2.048MHz的方波，由可預置四位二進制計數(shù)器（帶直接清零）組成的三級分頻電路組成，可逐次分頻至1K方波。U3、U4、U5的第二引腳為各級時鐘輸入端，輸入時鐘為2.048MHz、P128KHz、8KH。 3．3級偽隨機碼發(fā)生器電路 偽隨機序列，也稱作m序列，它的顯著特點是：（a）隨機特性；（b）預先可確定性；（c）可重復實現(xiàn)。 電路由三級D觸發(fā)器和異或門組成的三級反饋移存器組成。 4．4級偽隨機碼發(fā)生器電路 電路由4級D觸發(fā)器和異或門組成的4級反饋移位寄存器。本

8、電路是利用帶有兩個反饋抽頭的4級反饋移位寄存器。 5．5級偽隨機碼發(fā)生器電路 電路由5級D觸發(fā)器和異或門組成的5級反饋移位寄存器。本電路是利用帶有兩個反饋抽頭（注意，反饋點是Q0與Q2）的5級反饋移位寄存器組成的。 1.1.2 實驗測試項目 用20MHz雙蹤示波器觀察TP1、TP2、TP3三個測試點的波形，TP1、 TP2、 TP3分別輸出2048K、32K、2K時鐘信號。 TP4輸入2K時鐘，方可測其三級偽隨機、四級偽隨機、五級偽隨機碼的波形。 1.1.3 實驗測試結(jié)果 測試波形： 圖1-3三級偽隨機碼 圖1-4 四級偽隨機碼 圖1-5 五級偽隨機碼

9、 1.1.4 實驗結(jié)果分析 經(jīng)驗證，實驗結(jié)果與理論結(jié)果一致，脈沖信號波形正確輸出。亦可驗證其（a）隨機特性；（b）預先可確定性；（c）可重復實現(xiàn)。 1.2 HDB3編碼實驗 HDB32 1.2.1 實驗原理 在數(shù)字通信系統(tǒng)中，有時不經(jīng)過數(shù)字基帶信號與信道信號之間的變換，只由終端設備進行信息與數(shù)字基帶信號之間的變換，然后直接傳輸數(shù)字基帶信號。數(shù)字基帶信號的形式有許多種，在基帶傳輸中經(jīng)常采用AMI碼(符號交替反轉(zhuǎn)碼)和HDB3碼(三階高密度雙極性碼)。 1．傳輸碼型 在數(shù)字復用設備中，內(nèi)部電路多為一端接地，輸出的信碼一般是單極性非歸零信碼。這種碼在電纜上長距離傳輸時，為了防止引進干擾

10、信號，電纜的兩根線都不能接地(即對地是平衡的)，這里就要選用一種適合線路上傳輸?shù)拇a型，通常有以下幾點考慮： 在選用的碼型的頻譜中應該沒有直流分量，低頻分量也應盡量少。這是因為終端機輸出電路或再生中繼站都是經(jīng)過變壓器與電纜相連接的，而變壓器是不能通過直流分量和低頻分量的。 傳輸型的頻譜中高頻分量要盡量少。這是因為電纜中信號線之間的串話在高頻部分更為嚴重，當碼型頻譜中高頻分量較大時，限制了信碼的傳輸距離或傳輸質(zhì)量。 (3)碼型應便于再生定時電路從碼流中恢復位定時。若信號連“0”較長，則等效于一段時間沒有收脈沖，恢復位定時就困難，所以應該使變換后的碼型中連“0”較少。 (4)設備簡單，碼型變

11、換容易實現(xiàn)。 (5)選用的碼型應使誤碼率較低。雙極性基帶信號波形的誤碼率比單極性信號低。 根據(jù)這些原則，在傳輸線路上通常采用AMI碼和HDB3碼。 2．AMI碼 用“0”和“1”代表空號和傳號。AMI碼的編碼規(guī)則是“0”碼不變，“1”碼則交替地轉(zhuǎn)換為+1和-1。當碼序列是100100011101時，AMI碼為：+100-1000+1-1+10-1。通常脈沖寬度為碼元寬度的一半，這種碼型交替出現(xiàn)正、負極脈沖，所以沒直流分量，低頻分量也很少，它的頻譜如圖35-1所示，AMI碼的能量集中于f0/2處(f0為碼速率)。 這種碼的反變換也很容易，在再生信碼時，只要將信號整流，即可將“-1”翻轉(zhuǎn)

12、為“+1”，恢復成單極性碼。這種碼未能解決信碼中經(jīng)常出現(xiàn)的長連“0”的問題。 圖35-2所示為4級偽隨機序列的AMI碼及其波形。 從AMI碼的編碼規(guī)則看出，它已從一個二進制符號序列變成了一個三進制符號序列，而且也是二進制符號變換成一個三進制符號。把一個二進制符號變換成一個三進制符號所構(gòu)成的碼稱為1B/1T碼型。  圖1-6 NRZ-HDB3-AMI編碼方式 AMI碼除有上述特點外，還有編譯碼電路簡單及便于觀察誤碼情況等優(yōu)點，它是一種基本的線路碼，并得到廣泛采用。但是，AMI碼有一個重要缺點，即當它用來獲取定時信息時，

13、由于它可能出現(xiàn)長的連0串，因而會造成提取定時信號的困難。 3．HDB3碼及變換規(guī)則 為了保持AMI碼的優(yōu)點而克服其缺點，人們提出了許多種類的改進AMI碼，HDB3碼就是其中有代表性的碼。 HDB3碼的全稱是三階高密度雙極性碼。它的編碼原理是這樣的：先把消息代碼變換成AMI碼，然后去檢查AMI碼的連0串情況，當沒有4個以上連“0”串時，則按AMI規(guī)則編碼，當出現(xiàn)4個連“0”碼時，以碼型取代節(jié)“000V”或“B00V”代替四連“0”碼。 選用取代節(jié)的原則是：用B脈沖來保證任意兩個相連取代節(jié)的V脈沖間“1”的個數(shù)為奇數(shù)。當相鄰V脈沖間“1”碼數(shù)為奇數(shù)時，則用“000V”取代，為偶數(shù)個時就用“

14、B00V”取代。在V脈沖后面的“1”碼和B碼都依V脈沖的極性而正負交替改變。為了討論方便，我們不管“0”碼，而把相鄰的信碼“1”和取代節(jié)中的B碼用B1B2......Bn表示，Bn后面為V，選取“000V”或“B00V”來滿足Bn的n為奇數(shù)。當信碼中的“1”碼依次出現(xiàn)的序列為VB1B2B3... BnVB1時，HDB3碼為+ - + -...- - +或為- + - +...+ + -。由此看出，V脈沖是可以辨認的，這是因為Bn和其后出現(xiàn)的V有相同的極性，破壞了相鄰碼交替變號原則，我們稱V脈沖為破壞點，必要時加取代節(jié)B00V，保證n永遠為奇數(shù)，使相鄰兩個V碼的極性作交替變化。由此可見，在HDB

15、3碼中，相鄰兩個V碼之間或是其余的“1”碼之間都符合交替變號原則，而取代碼在整修碼流中不符合交替變號原則。經(jīng)過這樣的變換，既消除了直流成分，又避免了長連“0”時位定時不易恢復的情況，同時也提供了取代信息。圖35-3給出了HDB3碼的頻譜，此碼符合前述的對頻譜的要求。 圖1-7 編碼部分的原理方框圖 1.2.2 實驗測試項目 HDB31 CLK－IN（TP4）輸入2048K的時鐘 HDB32 J2（TP6）輸入2048K的時鐘。 測試全零碼、全1碼、三級偽碼、四級偽碼、五級偽碼輸入時的輸出波形。 1.2.3 實驗測試結(jié)果 全零碼輸入（TP11）的H

16、DB3編碼輸出TP12波形： 圖1-8 全零碼輸入（TP11）的HDB3編碼輸出TP12波形 全一碼輸入（TP11）的HDB3編碼輸出TP12波形： 圖1-9 全一碼輸入（TP11）的HDB3編碼輸出TP12波形 三級偽碼輸入（TP11）的HDB3編碼輸出TP12波形： 圖1-10 三級偽碼輸入（TP11）的HDB3編碼輸出TP12波形 四級偽碼輸入（TP11）的HDB3編碼輸出TP12波形： 圖1-11 四級偽碼輸入（TP11）的HDB3編碼輸出TP12波形 五級偽碼輸入（TP11）的HDB3編碼輸出TP1

17、2波形： 圖1-12 五級偽碼輸入（TP11）的HDB3編碼輸出TP12波形 1.2.4 實驗結(jié)果分析 由測試結(jié)果可以看出，輸出波形與理論輸出波形相符，脈沖波形正確輸出。 1.3 HDB3譯碼實驗 HDB33 1.3.1 實驗原理 1．從HDB3編碼原理可知信碼的V脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中可以很容易辨認破壞點V，于是斷定V符號及前面三個符號必是連“0”符號，從而恢復四個連“0”碼，即可以得到原信息碼。HDB3譯碼的電原理框圖如圖1-13所示。 圖1-13 HDB3碼譯碼原理框圖 框圖的各部分功能如下： （1

18、）雙/單極性變換電路 傳輸線來的HDB3碼加入本電路，輸入端與外線路匹配，經(jīng)變壓器將雙極性脈沖分成兩路單極性的脈沖。 （2）判決電路 本電路選用合適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號。信碼經(jīng)判決電路之后成為半占空（請思考為什么要形成半占空碼？）的兩路信號，相加后成為一路單極性歸“0”信碼，送到定時恢復電路和信碼再生電路。 （3）破壞點檢測電路 本電路輸入H+和H-兩個脈沖序列。由HDB3編碼規(guī)則已知在破壞點處會出現(xiàn)相同極性的脈沖，就是說這時B+和B-不是依次而是連續(xù)出現(xiàn)的，所以可以由此測出破壞點。本電路在V脈沖出現(xiàn)的時刻有輸出脈沖。 （4）去除取代節(jié)電路 在V碼出現(xiàn)

19、的時刻將信碼流中的V碼及它前面的第三位碼置為“0”，去掉取代節(jié)之后，再將信號整形即可恢復原來信碼。破壞點檢測與去除取代節(jié)電路一起完成信碼再生功能。 （5）定時恢復電路 由隨機序列的功率譜可知，此功率譜中包含連續(xù)譜和離散譜。若信號為雙極性并且兩極性波形等概率出現(xiàn)時P=1-P，G1(f)=-G2(f)，則在Ps(w)的表達式中后兩項為0，沒有離散譜存在，這對于位定時恢復是不利的。所以將信碼先整流成為單極性碼，再送入位定時恢復電路，用濾波法由信碼提取位定時，這里給出的電路是用線性放大器做成選頻放大器來選取定時頻率分量。經(jīng)整流恢復出的位定時信號用于信碼再生電路，使兩者同步。 2．HDB3譯碼電路

20、電原理圖如圖36-2所示。 在圖36-2的電原理圖中，J1輸入來自編碼電路的雙極性歸零HDB3碼，經(jīng)過以上五個功能的處理，在J2輸出還原后的全占空、單極性不歸零的二進制信碼，相關的邏輯電路分析和各測試點的波形記錄由讀者自行完成。 1.3.2 實驗測試項目 先輸入三級偽碼的編碼，微調(diào)B2雙蹤觀測,HDB33的譯碼輸出TP12與HDB31中的三級偽碼比較，將兩波形調(diào)為同頻同相即可，同樣將HDB31中切換為四級五級同樣HDB33譯碼輸出與其波形相同。 1.3.3 實驗測試結(jié)果 實際波形： 11 圖1-14 測試波形 1.3.

21、4 實驗結(jié)果分析 由測試結(jié)果可得，兩輸出基本相符，脈沖能正確輸出。 1.4 數(shù)字鎖相環(huán)提取同步信號實驗 DPLL 1.4.1 實驗原理 1．位同步的重要性 數(shù)字通信中，除了有載波同步的問題外，還有位同步的問題。因為信息是一串相繼的信號碼元的序列，解調(diào)時常需知道每個碼元的起止時刻。因此，接收端必須產(chǎn)生一個用作抽樣判決的定時脈沖序列，它和接收碼元的終止時刻應對齊。我們把在接收端產(chǎn)生與接收碼元的重復頻率和相位一致的定時脈沖序列的過程稱為碼元同步或位同步，而稱這個定時脈沖序列為碼元同步脈沖或位同步脈沖。 要使數(shù)字通信設備正常工作，離不開正確的位同步信號。如果位同步脈沖發(fā)生嚴重抖動或缺位，

22、則使數(shù)字通信產(chǎn)生誤碼；嚴重時使通信造成中斷。影響位同步恢復的主要原因：①輸入位同步電路的信號質(zhì)量；②信號的編碼方式：碼元中存在長連“0”或長連“1”。 在實際通信系統(tǒng)中為了節(jié)省傳輸頻帶和減小對鄰近頻道的干擾，一般采用限帶傳輸。也就是將調(diào)制信號在基帶中進行滾降處理或在中頻將已調(diào)信號進行中頻濾波器成形。這樣的信號經(jīng)過傳輸和解調(diào)器解調(diào)，如QPSK系統(tǒng)則輸出是I、O二路模擬信號，由于其形狀的原因，因此稱為眼圖。位同步取樣位置對眼圖的開啟位置影響很大。 2．位同步的主要技術指標： 1）靜態(tài)相差 在相干解調(diào)系統(tǒng)中，接收到的信號眼圖是由調(diào)制器成型濾波器的衰降系統(tǒng)決定的。為了充分利用接收到的信號能量，

23、通常把位同步的抽樣脈沖相位調(diào)到眼圖最大開啟位置。在這個位置進行判決認為是最佳，稱靜態(tài)相差為零。 相反位同步的抽樣脈沖相位偏離了眼圖的最大開啟位置，就會造成誤碼或接收機門限特性下降。通常很多位同步提取電路都存在著一個固定靜態(tài)相差。要通過電路補償及移相方法來調(diào)正位同步的最佳取樣點。 2）相位抖動 數(shù)字通信中相位抖動是隨著傳輸距離、中繼次數(shù)及復接/分接數(shù)目的增加而積累，它對數(shù)字通信的影響類似于噪聲對模擬通信的影響。因此相位抖動也常被稱為數(shù)字噪聲。 當考慮抖動對數(shù)字網(wǎng)的影響時，常用相位抖動最大峰峰值概念。它表示相位抖動時間函數(shù)的最大值與最小值之間的差值。在數(shù)字網(wǎng)設計時我們要求位同步提取能夠有較

24、好的承受最大輸入抖動和最小輸出抖動能力。 3）同步建立時間 由于位同步恢復一般要采用帶有時間常數(shù)的電路。例如采用鎖相環(huán)提取同步信號方法。因鎖相環(huán)中的頻分器的時間常數(shù)取值不一樣，同步的建立時間也不一樣。對于常規(guī)的數(shù)字通信系統(tǒng)，同步建立時間都能滿足一定的要求。但對于突發(fā)模式或跳數(shù)模式的數(shù)字通信，同步建立時間是一項十分重要的技術指標。 4）同步保持時間 從接收信號消失起，到位同步電路輸出的位同步信號中斷為止的這段時間稱位同步保持時間。在數(shù)字通信中我們要求位同步提取電路要求建立時間短，保持時間長。這樣可以盡量減少由于信道衰減造成位同步的中斷。 3．數(shù)字通信位同步恢復的各種方法 一類方法是發(fā)

25、端專門發(fā)送導頻信號，而另一類是直接從數(shù)字信號中提取位同步信號的方法，后者是數(shù)字通信中經(jīng)常采用的一種方法。 1) 濾波法 已經(jīng)知道，對于不歸零的隨機二進制序列，不能直接從其中濾出位同步信號。但是，若對該信號進行某種變換，例如，變成歸零脈沖后，則該序列中就有f=1/T的位同步信號分量，經(jīng)一個窄帶濾波器，可濾出此信號分量，再將它通過一移相器調(diào)整相位后，就可以形成位同步脈沖。這種方法的方框圖如圖1-15所示。它的特點是先形成含有位同步信息的信號，再用濾波器將其濾出。下面，介紹幾種具體的實現(xiàn)方法。窄帶法同步提取法是其中的一種。 圖1-15 濾波法原理圖 圖1-15原理圖中的

26、波形變換，在實際應用中亦可以是一微分、整流電路，微分、整流后的基帶信號波形如圖1-16所示。這里，整流輸出的波形與圖1-15中波形變換電路的輸出波形有些區(qū)別，但這個波形同樣包含有同步信號分量。 另一種常用的波形變換方法是對帶限信號進行包絡檢波。在某些數(shù)字微波中繼通信系統(tǒng)中，經(jīng)常在中頻上用對頻帶受限的二相移相信號進行包絡檢波的方法來提取位同步信號。頻帶受限的二相PSK信號波形如圖1-16所示。因頻帶受限，在相鄰碼元的相位變換點附近會產(chǎn)生幅度的平滑“陷落”。經(jīng)包絡檢波后，可得圖1-17所示的波形。 圖1-16 基帶信號微分、整流波形 圖1-17

27、 頻帶受限二相PSK信號的位同步 信號提取 可以看出，它是一直流和圖1-18所示的波形相減而組成的，因此包絡檢波后的波形中包含有如圖1-18所示的波形，而這個波形中已含有位同步信號分量。因此，將它經(jīng)濾波器后就可提取出位同步信號。 2)鎖相法 位同步鎖相法的基本原理和載波同步的類似。在接收端利用鑒相器比較接收碼元和本地產(chǎn)生的位同步信號的相位，若兩者相位不一致（超前或滯后），鑒相器就產(chǎn)生誤差信號去調(diào)整位同步信號的相位，直到獲得準確的位同步信號為止。前面討論的濾波法原理中，窄帶濾波器可以是簡單的單調(diào)諧回路或晶體濾波

28、器，也可以是鎖相環(huán)路。 我們把采用鎖相環(huán)來提取位同步信號的方法稱為鎖相法。下面介紹在數(shù)字通信中常采用的數(shù)字鎖相法提取位同步信號的原理。 （1）數(shù)字鎖相 數(shù)字鎖相的原理方框圖如圖1-19所示。 圖1-19 數(shù)字鎖相原理方框圖 它由高穩(wěn)定度振蕩器（晶振）、分頻器、相位比較器和控制器所組成。其中，控制器包括圖中的扣除門、附加門和“或門”。高穩(wěn)定度振蕩器產(chǎn)生的信號經(jīng)整形電路變成周期性脈沖，然后經(jīng)控制器再送入分頻器，輸出位同步脈沖序列。位同步脈沖的相位調(diào)整過程如圖37-5所示。若接收碼元速率為F（波特），則要求位同步脈沖的重復速率也為F（赫）。這里，晶振的振蕩頻率設計在

29、nF（赫），由晶振輸出經(jīng)整形得到重復頻率為nF（赫）的窄脈沖[圖37-5（a）]，經(jīng)扣除門、或門并n次分頻后，就可得重復速率為F（赫）的位同步信號[圖37-5（b）]。如果接收的相位調(diào)整得重復速率為F（赫）的位同步信號[圖37-5（c）]。如果接收端晶振輸出經(jīng)n次分頻后，不能準確地和收到的碼元同頻同相，這時就要根據(jù)相位比較器輸出的誤差信號，通過控制器對分頻器進行調(diào)整。調(diào)整的原理是當分頻器輸出的位同步脈沖超前于接收碼元的相位時，相位比較器送出一超前脈沖，加到扣除門（常開）的禁止端，扣除一個a路脈沖[圖1-20]，這樣，分頻器輸出脈沖的相位就推后1/n周期（360/n），如圖1-20所示；若分頻器

30、輸出的位同步脈沖相位滯后于接收碼元的相位，如何對分頻器進行調(diào)整呢？晶振的輸出整形后除a路脈沖加于附加門。附加門在不調(diào)整時是封閉的，對分頻器的工作不起作用。當位同步脈沖相位滯后時，相位比較器送出一滯后脈沖，加于附加門，使b路輸出的一個脈沖通過“或門”，插入在原a路脈沖之間[1-19]，使分頻器的輸入端添加了一個脈沖。于是，分頻器的輸出相位就提前1/n周期[1-20]。經(jīng)這樣的反復調(diào)整相位，即實現(xiàn)了位同步。 圖1-20 位同步脈沖 全數(shù)字鎖相法提取同步信號適用于信碼率較低的數(shù)字通信電路，一般信碼率<8Mb/s，本地時鐘頻率為65MHz左右。原理中的分頻

31、系數(shù)M，也稱相位調(diào)整步長，M越大，同步誤差越小。因此，數(shù)字鎖相法提取同步信號其工作頻率不能做得很高。但這種方法適用于全數(shù)字化實現(xiàn)，具有穩(wěn)定性好，容易集成，成本低等優(yōu)點，并且由于采用全數(shù)字化實現(xiàn)，因此免調(diào)試，適用批量生產(chǎn)。 1.4.2 實驗測試項目 測試的波形如下: 圖1-21測試的波形 1.4.3 實驗測試結(jié)果 實際波形： 37 圖1-22 測試波形 1.4.4 實驗結(jié)果分析 經(jīng)驗證，實驗波形與理論波形一致，解調(diào)輸出正確。 1.5 鎖相頻率合成器實驗 PLL 1.5.1 實驗原理

32、1．鎖相頻率合成器原理及電路 鎖相頻率合成器(簡稱鎖相頻合或PLL頻合)鎖相頻合方框圖見圖1-23。 圖1-23 常用的單環(huán)鎖相頻率合成器方框圖 圖中，PD為電荷泵鑒相；LF為環(huán)路濾波器；VCO為壓控振蕩器(即調(diào)頻振蕩器)，其頻率fv受控制電壓uc控制而改變，一般有 fv=f0+K0 ? uc (38-1) f0為固定振蕩頻率，K0為壓控靈敏度(單位Hz/V或rad/S ? V)；N為程序分頻器，頻比由CPU程序設置可變；R為參考分頻器，將穩(wěn)定的晶體振蕩器頻率fR分頻得到參考頻率fr(一般為5K

33、Hz、6.25KHz、12.5KHz、25KHz等)。環(huán)路鎖定時，PD兩個信號相差為0或固定值，則頻差為0，即 fr=ff=fv/N fv=N ? fr (38-2) 由式38-2可見，CPU程序改變N就改變了環(huán)路輸出頻率，且所有頻率都具有與晶振頻率相同的準確度與穩(wěn)定度。由式38-2還可見，頻道間隔?f最小可以等于fr，實際值由要求決定，無繩電話通信系統(tǒng)?f=25KHz，若鎖相頻合fr=5KHz，則N變化間隔?N=5。一般鎖相頻合集成電路包含了圖38-1電路框圖中除LF及VCO以外的全部電路，用于無繩電話的電

34、路包含二個這樣的電路，分別用于接收機及發(fā)射機，稱為雙PLL頻合，如MC145160、MC145161、MC145162等。本實驗系統(tǒng)用一片雙PLL頻合MC145162，構(gòu)成發(fā)射本振PLL頻合。具體電路圖38-8所示。 圖1-23中U5為MC145162及PLL頻合IC，其參考分頻器分頻比R及發(fā)射環(huán)路的程序分頻器分頻比N由CPU通過MC145162的串口(串行時鐘CLK，1腳；串行數(shù)據(jù)DATA，3腳；并行鎖存ENB，4腳)送入。實際選取參考分頻器分頻比R=2048，則10.24MHz/2048=5KHz。 發(fā)射環(huán)VCO是由Q2、T2及D1等構(gòu)成的變?nèi)荻O管調(diào)諧改進型電容三點式振蕩器。衰減后的

35、音頻調(diào)制信號um加在變?nèi)荻O管D1的下端，環(huán)路控制電壓uc′ 經(jīng)R10加在D1的上端，總控制電壓uc=uc′ -um = uc′ +(-um)，忽略括號中的負號并不影響工作原理及性能的分析，故得到圖38-2中VCO輸入端等效電路。VCO的輸出信號分成二路，一路送入Q1等構(gòu)成的功放，功率放大發(fā)射出去；另一路由MC145162的14腳送入發(fā)射環(huán)N程序分頻器，分頻后送發(fā)射環(huán)PD與參考信號鑒相后由15腳輸出誤差電流，流經(jīng)R12、C16及C17構(gòu)成的環(huán)路濾波器得到控制電壓uc′，由R13、C14附加低通濾波器進一步濾除鑒相紋波后經(jīng)R7送VCO變?nèi)荻O管D103的上端。而音頻調(diào)制信號um加在D103的下端

36、。當環(huán)路設計成載波跟蹤環(huán)時，uc′為直流，控制VCO中心頻率使環(huán)路鎖定；um對VCO調(diào)頻，實現(xiàn)了鎖相調(diào)頻。 圖1-24 發(fā)射鎖相調(diào)頻頻合器方框圖 2. 環(huán)路參數(shù)設計公式 圖1-25是單端三態(tài)電流型電荷泵及外接的環(huán)路濾波器電路。圖中，二只場效應管工作開關狀態(tài)；IP為恒流源；R2、C1為環(huán)路濾波器；C2用于濾除鑒相紋波，應選?。? 5ωn<ωa<ωr (38-3) 式中，ωr為環(huán)路參考信號角頻率；ωn為環(huán)路自然諧振頻率；ωa為C2所引入的附加低通濾波器的截止頻率，與元件值的關系為： ωa

37、=1/R2C2 (38-4) 則C2在濾除鑒相紋波的同時對環(huán)路特性影響較小，環(huán)路濾波器特性主要由R2、C1決定，環(huán)路仍可按照理想二階環(huán)設計，有關設計公式如下。 (1) 環(huán)路自然諧振頻率 ωn=[IPK0/(2πNC1)]1/2 (38-5) (2) 環(huán)路阻尼系數(shù) ζ=R2C1ωn/2 (38-6) 要保證環(huán)路穩(wěn)定余量足夠大及瞬態(tài)響應快應選取 ζ=0.6~1.0 (3

38、8-7) 圖1-25 單端三態(tài)電流型電荷泵及環(huán)路濾波器 (3) 當鎖相頻合器作為調(diào)頻發(fā)射機的主振時，其電路框圖如圖38-2所示，基帶調(diào)制信號um由VCO前一點注入環(huán)路，與環(huán)路控制電壓uc′ 相加后去控制VCO的頻率。當環(huán)路設計成載波跟蹤環(huán)時，uc′ 為直流，um無畸變地到達VCO輸入端，實現(xiàn)了理想調(diào)頻。 圖1-22鎖相調(diào)頻頻合器的相位模型如圖1-24所示。則基帶調(diào)制信號um至VCO調(diào)制頻偏之間的傳遞函數(shù)為： 圖1-26 鎖相調(diào)頻頻合器的相位模型框圖 則 式中，He(S)誤差傳遞函數(shù)，為誤差頻率特性。

39、由式(38-8)可見，一點注入式鎖相調(diào)頻的調(diào)制頻率特性/為環(huán)路的誤差頻率特性乘以常數(shù)。 容易導出，理想二階環(huán)誤差頻率特性的截止頻率為： 把常用ζ代入式(9)得表38-3，可見近似有 表1-1理想二階環(huán)誤差頻率特性截止頻率 ζ 0.500 0.707 1.000 0.79 1.00 1.55 故得理想二階環(huán)誤差頻率特性如圖38-5所示。圖中亦標出基帶調(diào)制um的頻譜Um(jω)，它占據(jù)的頻帶為ΩL-ΩH。若環(huán)路設計成載波跟蹤狀態(tài)即，如圖1-27中所示，則可見在Um(jω)為非0值范圍內(nèi)，恒有，代入式(38-8) 得，求付里葉反變換得 實現(xiàn)了理想調(diào)頻。

40、 圖1-27 理想二階環(huán)誤差頻率特性及載波跟蹤條件 工程上，為保證一點注入式鎖相調(diào)頻環(huán)實現(xiàn)理想調(diào)頻，應選?。? (4) 采用是電荷泵PD的鎖相頻合切換頻道后環(huán)路捕捉時間TP的計算分二種情況 ①，式中，為VCO信號在二個頻道上的頻差，為VCO反饋至PD信號的頻差，N為環(huán)路分頻比；為在PD處觀察的環(huán)路快捕帶。則： ② ，則 以上兩式中，Tf為頻率捕捉時間；Tθ為相位捕捉時間，即快捕時間。 (5)二階環(huán)本來是無條件穩(wěn)定的，但因環(huán)路中采用了三態(tài)電荷泵鑒相器，故嚴格來講環(huán)路是離散時間系統(tǒng)，由離散的誤差電流脈沖得到模擬控制電壓存在最

41、大可接近的延時。而時域延時對應頻域相位滯后，從而減小環(huán)路相位余量，可能引起環(huán)路不穩(wěn)定。為保證環(huán)路穩(wěn)定，必須選擇環(huán)路帶寬足夠小，滿足穩(wěn)定極限條件。 1.6 環(huán)路參數(shù)設計方法 進行環(huán)路參數(shù)設計前IP、K0、N及fr等已確定，再按以下步驟進行設計。 (1) 按式(38-7)選定ζ； (2) 由式(38-11)~(38-14)折衷選取； (3) 由(38-3)式選?。? (4) 將值代入式(38-5)、(38-6)，將式(38-4)，求出環(huán)路濾波器元件值。 1.7 環(huán)路參數(shù)設計舉例 已知綜測儀樣機的BS測量發(fā)射機鎖相頻合的VCO壓控特性實測結(jié)果如表38-2所示： 表1-2

42、 BS測量發(fā)射機VCO壓控特性 CH 1 20 fTX(MHz) 48.00 48.475 uct(V) 2.00 3.0 電荷泵PD充放電電流IP=2.5mA；各頻道分頻比參見MC145162芯片資料；環(huán)路參考信號頻率fr=5KHz，試設計環(huán)路參數(shù)。 解：(1) 按式(38-7)選擇ζ=1；已知話音信號最低頻率fL=300Hz，按式(38-11)選擇；由及按式(38-3)選擇 。 (2) 由已知條件求VCO壓控靈敏度平均值為 (3)環(huán)路分頻比平均值為 (4) 將IP、K0、N及代入式(38-15)得 將 及C1公共秩序式

43、(38-16)得: 將 及R2公共秩序式(38-17)得 (5) 為進一步濾除鑒相紋波，在環(huán)路濾波器后串聯(lián)第二個附加低通R3、C3，如圖38-6所示。其截止頻率亦應滿足式(38-3)。實際選取：得： 實取 (6) 將環(huán)路簡化為二階環(huán)忽略了一些次要因素，但實際上它們對環(huán)路性能有影響。PD輸出離散的誤差電流至形成模擬控制電壓的延時，對應頻域里的相位滯后；C2形成的附加低通濾波器及R3C3第二附加低通濾波器也引入相位滯后，都會減小環(huán)路相位余量，使實際阻尼系數(shù)減小。設計完成后實際調(diào)整增大R2使環(huán)路相位階躍響應超調(diào)量減至最小，ζ=1，最后確定R2=2.4KHz。 經(jīng)設計及實際調(diào)

44、整最后確定的環(huán)路濾波器元件值如圖38-6所示。 圖1-28 實例發(fā)射機鎖相頻合環(huán)路濾波器 由以上介紹可見，鎖相環(huán)路性能參數(shù)ζ，ωn的設計，就是對環(huán)路濾波器幾只電阻、電容的設計，由此可見環(huán)路濾波器對環(huán)路性能的重大影響 1.7.1 實驗測試項目 兩數(shù)碼管為頻率顯示： 數(shù)碼管1顯示0――2 數(shù)碼管2顯示0――9最多只能顯示20個頻道 (1)檢測數(shù)碼管顯示是否正常 按鍵RET、UP、DOWN使用是否正常 (2)頻段選擇10，調(diào)節(jié)T2018使TP02電壓為2.5V； 頻段選擇20，觀測其電壓值小于5V； (3)頻段選為10時，將T1用示波器觀測，使輸出波形幅

45、度最大； (4)改變頻段，觀測T1處的波形。 1.7.2 實驗測試結(jié)果 1．三個按鍵工作正常。 2．波形如下： 圖1-29 測試波形 3．由于T2018旋鈕損壞，無法調(diào)節(jié)它以改變TP02的輸出電壓。 1.7.3 實驗結(jié)果分析 三個按鍵功能正常，也觀測到了輸出最大幅度的波形，但由于T2018旋鈕損壞，無法調(diào)節(jié)它以改變TP02的輸出電壓，導致后面的測試結(jié)果和實際參考有些偏離，沒有明顯的頻率遞增現(xiàn)象。 2.PSK2電路仿真 2.1 實驗原理 二相PSK（DPSK）解調(diào)器的總電路方框圖如圖2-1所示。二相PSK（DPSK）的載波為1.024MHz，數(shù)字基帶信號

46、的碼元速率為32bit/s。 圖2-1 解調(diào)器總方框圖 從圖2-1可見，該解調(diào)器由三部分組成：載波提取電路、位定時恢復電路與信碼再生整形電路。 圖2-2 同相正交環(huán)提取載波電原理方框圖 載波恢復和位定時提取，是數(shù)字載波傳輸系統(tǒng)必不可少的重要組成部分。載波恢復的具體實現(xiàn)方案是和發(fā)送端的調(diào)制方式有關，以相位鍵控為例，有：N次方環(huán)、科斯塔斯環(huán)(constas)、逆調(diào)制環(huán)和判決反饋環(huán)等。近幾年來由于數(shù)字電路技術和集成電路的迅速發(fā)展，又出現(xiàn)了基帶數(shù)字處理載波跟蹤環(huán)，并且已在實際應用領域得到了廣泛的使用。但是，為了

47、加強學生基礎知識的學習及對基本理論的理解，我們從實際出發(fā)，選擇同相正交環(huán)解調(diào)電路作為基本實驗。圖2-2是電原理框圖，圖2-3是電原理圖。 圖2-3 PSK移相鍵控解調(diào)實驗電原理圖 （一）二相（PSK、DPSK）信號輸入電路 電路見圖2-4所示，由BG1（9013）組成射隨器電路，對發(fā)送端送來的二相（PSK、DPSK）信號進行前后級隔離，由U1（LM311）組成模擬信號放大電路，進一步對輸入小信號前二相（PSK、DPSK）信號進行放大后送外鑒相器Ⅰ與鑒相器Ⅱ分別進行鑒相。 圖2-

48、4 二相（PSK、DPSK）信號輸入電路 （二）同相正交環(huán)鎖相環(huán)提取載波電路 從圖2-2電原理方框圖中可知，在這種環(huán)路里，誤碼信號是由兩個鑒相器提供的。VCO壓控振蕩器給出兩路互相正交的載波信號分別送至兩鑒相器，輸入的二相（PSK、DPSK）信號經(jīng)過兩個鑒相器分別鑒相后，由低通濾波器濾除載波頻率以上的高頻分量，分別送入兩判決器后得到基帶信號Ud1與Ud2，其中Ud1中包含著碼元信息，但無法對VCO壓控振蕩器進行控制。只有將Ud1、Ud2 經(jīng)過基帶模擬相乘器相乘后，就可以去掉碼元信息，得到反映VCO輸出信號與輸入載波間的相位差的誤碼控制電壓，從而實驗現(xiàn)了對VCO壓控振蕩器的控制。它們的

49、實際電路見圖2-3所示。包括鑒相器1，鑒相器2，低通濾波器1，低通濾波器2，比較判決器1，比較判決器2，相乘器，環(huán)路濾波器，VCO壓控振蕩器，數(shù)字分頻移相器等電路組成。 具體工作過程如下：由U1（LM311）模擬運放放大后的信號分兩路輸出至兩鑒相器的輸入端，鑒相1與鑒相器2的控制信號輸入端的控制信號分別為0相載波信號與π/2相載波信號。這樣經(jīng)過兩鑒相器輸出的鑒相信號再通過有源低通濾波器濾掉其高頻分量，再由兩比較判決器完成判決解調(diào)出數(shù)字基帶信碼，由U6A構(gòu)成的相乘器電路，去掉數(shù)字基帶信號中的數(shù)字信息。得到反映恢復載波與輸入載波相位之差的誤差電壓Ud，Ud經(jīng)過環(huán)路低通濾波器R18、R19、C12

50、濾波后輸出了一個平滑的誤差控制電壓，去控制VCO壓控振蕩器74LS124。 它的中心振蕩輸出頻率范圍從1Hz到60MHz，工作環(huán)境溫度在0~70。C，當電源電壓工作在+5V、頻率控制電壓與范圍控制電壓都為+2V時，74LS124的輸出頻率表達為：f0=110-4/Cext，在實驗電路中，調(diào)節(jié)精密電位器RW2（100KΩ）的阻值，使頻率控制輸入電壓（74LS124的2腳）與范圍控制輸入電壓（74LS124的3腳）基本相等，此時，當電源為+5V時，才符合：f0=510-4/Cext，再改變電容CA701，使74LS124的7腳輸出為4.096MHz方波信號。74LS124的6腳為使能端，低電平有

51、效，它開啟壓控振蕩器工作；當74LS124的7腳輸出的中心頻率偏離4.096MHz時，此時可調(diào)節(jié)RW1和RW2，用頻率計監(jiān)視測量點TP4上的頻率值，使其準確而穩(wěn)定地輸出4.096MHz的載波信號。 該4.094MHz的載波信號經(jīng)過分頻(4)電路：U9B與U10A（74LS74）兩次分頻變成1.024MHz載波信號，并完成π/2相移相。由U10B的9腳輸出π/2相去鑒相器2的控制信號輸入端U2B（4066）的12腳，由U10A的5腳輸出0相載波信號去鑒相器1的控制信號輸入端U2A（4066）的第13腳。這樣就完成了載波恢復的功能。圖2-5是同相載波與正交載波波形。圖2-6是同相正交解調(diào)環(huán)各點

52、波形圖。 圖2-5 同相載波與正交載波波形 圖2-6 同相正交解調(diào)環(huán)各點波形圖 從圖中可以看出該解調(diào)環(huán)路優(yōu)點是： ①該解調(diào)環(huán)在載波恢復的同時，即可解調(diào)出數(shù)字信息。 ②該解調(diào)環(huán)電路結(jié)構(gòu)簡單，整個載波恢復環(huán)路可全部采用模擬和數(shù)字集成電路實現(xiàn)。 但該解調(diào)環(huán)中缺點是：存在相位模糊。 當解調(diào)環(huán)路中解調(diào)的數(shù)字信息與發(fā)端的數(shù)字信息相位反相時，即相干信號相位和載波相位反相，則按一下按鍵開關SW1，強迫使它的置“1”端送入高電平，使電路Q端輸出為“1”，Q端輸出為“0”，迫使相干信號的相位與載波信號相位同頻同相，以消除

53、相位誤差。然而，在實際應用中，一般不用絕對移相，而應用相對移相，而用相位比較法克服相位模糊。 TP1：PSK解調(diào)信號輸入波形 TP2：PSK解調(diào)信號輸入波形（經(jīng)過射極跟隨器） TP3：對PSK解調(diào)信號進行放大 TP4：壓控振蕩器輸出4.096MHz的載波信號，用頻率計監(jiān)視測量點TP4上的頻率值有偏差時，此時，可調(diào)節(jié)W1和W2，使其準確而穩(wěn)定地輸出4.096MHz的載波信號。 TP5：頻率為1.024MHz的0相載波輸出信號 TP6：頻率為1.024MHz的相載波輸出信號 TP7：PSK解調(diào)輸出信號，即數(shù)字基帶信碼 2.2 仿真波形 圖2-7 TP1和TP2的波

54、形 圖2-8 TP2和TP3的波形 圖2-9 TP4、TP5、TP6和TP7的波形 實際仿真時遇到的問題： 由于EWB缺少74LS124，LM311的引腳也不夠，也沒有找到可以替代的，所以沒有加入74124。實際電路圖如下： 圖2-10 EWB實際電路圖 后又改用proteus進行仿真，也沒有74LS124， 去掉了74LS124芯片，直接在TP4點輸入一個4.096MHz的方波，把電路也做了相應的修改。但由于仿真軟件的不穩(wěn)定以及電路誤差等原因，導致仿真輸出的波形有失真。實際仿真用電路圖如下： 圖2-11 p

55、roteus實際仿真用電路圖 3.時鐘與三級偽碼發(fā)生（CLK）的PCB圖 3.1 實驗原理 時鐘信號乃是數(shù)字通信各級電路的重要組成部分，在數(shù)字通信電路中，若沒有時鐘信號，則電路基本工作條件將得不到滿足而無法工作。 （一）電路組成 時鐘與三級偽碼發(fā)生實驗是供給PCM、PSK、FSK、VCO等實驗所需時鐘和基帶信號，圖3-1是實驗電原理圖，由以下電路組成： 1．內(nèi)時鐘信號源。 2．多級分頻及脈沖編碼調(diào)制系統(tǒng)收、發(fā)幀同步信號產(chǎn)生電路。 3．三級偽隨機序列碼產(chǎn)生電路。 圖3-1 時鐘與三級偽碼發(fā)生實驗電原理圖 （二）電路工作原理 1

56、．內(nèi)時鐘信號源 內(nèi)時鐘信號源電路由晶振J1，電阻R1和R2，電容C1，非門U1A，U1B組成，若電路加電后，在U1A的輸出端輸出一個比較理想的方波信號，輸出振蕩頻率為4.096MHZ，經(jīng)過D觸發(fā)器U6B進行二分頻，輸出為2.048MHZ方波信號。 2．三級基準信號分頻及PCM編碼調(diào)制收發(fā)幀同步信號產(chǎn)生電路 該電路的輸入時鐘信號為2.048MHZ的方波，由可預置四位二進制計數(shù)器（帶直接清零）組成的三級分頻電路組成，逐次分頻變成1K方波，U2、U3、U4的第二引腳為各級時鐘輸入端，輸入時鐘分別為2.048MHZ、P128K、8KH，由第一級分頻電路產(chǎn)生的P128KHZ窄脈沖和由第二級分頻電路

57、產(chǎn)生的8KH窄脈沖進行與非后輸出，即為PCM編譯碼中的收、發(fā)分幀同步信號P8K。 3．偽隨機碼發(fā)生器電路 偽隨機序列，也稱作m序列，它的顯著特點是：（a）隨機特性；（b）預先可確定性；（c）可重復實現(xiàn)。 本電路采用帶有兩個反饋的三級反饋移位寄存器，示意圖見圖3-2。若設初始狀態(tài)為111（Q2Q1Q0=111），則在CP時鐘作用下移位一次后，由Q1與Q0模二加產(chǎn)生新的輸入Q=Q0Q1=11=0，則新狀態(tài)為Q2Q1Q0=011。當移位二次時為Q2Q1Q0=001；當移位三次為Q2Q1Q0=100；移位四次后為Q2Q1Q0=010；移位五次后為Q2Q1Q0=101；移位六次后為Q2Q1Q0=1

58、10；移位七次后為Q2Q1Q0=111；即又回到初始狀態(tài)Q2Q1Q0=111。該狀態(tài)轉(zhuǎn)移情況可直觀地用“狀態(tài)轉(zhuǎn)移圖”表示。見圖3-3。 圖3-1左下圖是實驗系統(tǒng)中偽隨機序列碼發(fā)生器電原理圖。從圖中可知，這是由三級D觸發(fā)器和異或門組成的三級反饋移存器。在測量點PN處的碼型序列為1110010周期性序列。若初始狀態(tài)為全“零”則狀態(tài)轉(zhuǎn)移后亦為全“零”，需增加U8A三輸入與非門“破全零狀態(tài)”。 圖3-2 具有兩個反饋抽頭的偽隨機序列碼發(fā)生器 圖3-3 狀態(tài)轉(zhuǎn)移圖 3.2 CLK的PCB圖 時鐘與三級偽碼發(fā)生器CLK電路的PCB圖如下：

59、 圖3-4 CLK的PCB圖 4.課設設計小結(jié) 課程設計不是第一次做，但每次的感覺都截然一新，不是沒有辛苦，但更多的是收獲成果的喜悅，看著一頁一頁的材料被自己整出來，覺得以前學的東西被重新委以重任。那種感覺特別棒。 這次課程設計歷時一個星期，本次課程設計與以往不同，更強調(diào)對EDA的實用，使我對電子設計自動化有了初步的認識。我認識到EDA技術在電子設計中以及實際生產(chǎn)應用中的重要性，EDA技術是在電子CAD技術基礎上發(fā)展起來的計算機軟件系統(tǒng)，是以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產(chǎn)品的自動設計。利用EDA工具，電子設計師可以從概念

60、、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 對我而言，此次課程設計的過程中我遇到了許多挫折,如軟件使用中的很多問題,但我認為挫折是一份財富，經(jīng)歷是一份擁有。這次課程設計必將成為我人生旅途上一個非常美好的回憶。 從拿到題目到具體設計，從學習到實踐，在一個星期的日子里，可以說得是苦多于甜，但是可以學到很多很多的的東西，通過這次課程設計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務。在仿真的

61、過程中遇到問題，可以說得是困難重重，難免會遇到過各種各樣的問題，同時在課程設計的過程中發(fā)現(xiàn)了自己的不足之處，如對protel軟件的應用還不夠熟悉，以及其中很多功能應用還未有深刻理解，要通過不斷的實用和查找資料來完善自己此方面的能力。 在課程設計過程中遇到問題是很正常的，但我們應該將每次遇到的問題記錄下來，并分析清楚，以免下次再碰到同樣的問題。在課程設計過程中正好培養(yǎng)了我們解決實際問題的能力。我覺得這次設計對我各方面的作用都很大。 5.參考文獻 1．通信原理（第6版） 樊昌信 國防工業(yè)出版社 2003 2．電子線路設計實驗測試 謝自美 華

62、中科大出版社 2006 3．集成電路原理及應用（第5版） 譚博學 電子工業(yè)出版社 2005 4．電子技術基礎（模擬部分） 康華光 高等教育出版社 2006 5．Protel DXP2004 電路設計基礎 談世哲 機械工業(yè)出版社 2010 6．數(shù)字電子技術簡明教程 余孟嘗 高等教育出版社 1999 本科生課程設計成績評定表 姓 名 性 別 專業(yè)、班級 課程設計題目： 課程設計答辯或質(zhì)疑記錄： 成績評定依據(jù)： 最終評定成績（以優(yōu)、良、中、及格、不及格評定） 指導教師簽字： 年 月 日