基于FPGA多通道采樣系統(tǒng)設(shè)計(jì)資料

基于FPGA多通道采樣系統(tǒng)設(shè)計(jì)資料,基于,fpga,通道,采樣系統(tǒng),設(shè)計(jì),資料 計(jì)算機(jī)系畢業(yè)設(shè)計(jì) 開(kāi)題報(bào)告 報(bào)告日期： 年 月 日 姓名： 學(xué)科專(zhuān)業(yè)： 論文題目： 基于單片機(jī)的有線(xiàn)傳呼對(duì)講系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) 題目類(lèi)型： 工程設(shè)計(jì) . 題目來(lái)源： 結(jié)合生產(chǎn)實(shí)際 二、在選題過(guò)程中已查閱的文獻(xiàn)資料（列出文獻(xiàn)資料），還做了哪些調(diào)研、準(zhǔn)備工作？ 1. 查閱的文獻(xiàn)資料 [1]羅凡華編..對(duì)講機(jī)原理、使用及維修圖集[M]..北京：人民郵電出版社，1993 [2]尹建華 張惠群 劉魯源 劉迎澍編著..微型計(jì)算機(jī)原理與接口技術(shù)[M]..北京：高等教育出版社，2002 [3]李學(xué)海編著..EM78單片機(jī)實(shí)用教程—基礎(chǔ)篇[M]..北京：電子工業(yè)出版社，2003 [4]白駒珩 雷曉平編..單片計(jì)算機(jī)及其應(yīng)用[M]..成都：電子科技大學(xué)出版社，2000 [5]吳玉平譯.. MCS51 Microcontroller Family User’s Manual[M]..北京：電子工業(yè)出版社，1995 [6]揚(yáng)振江，蔡德芳..新型集成電路使用指南與典型應(yīng)用[M]..西安：西安電子科技大學(xué)出版社 [7]謝自美.. 電子線(xiàn)路設(shè)計(jì).實(shí)驗(yàn).測(cè)試[M]..武漢：華中科技大學(xué)出版社，2000 [8]江思敏.. Protel電路設(shè)計(jì)教程[M]..北京：清華出版社，2002. [9]張積東.. 單片機(jī)51/98開(kāi)發(fā)與應(yīng)用[M]..北京：北京電子工業(yè)出版社, 1994 [10]吳金戊，沈慶陽(yáng)，郭庭吉.. 8051單片機(jī)實(shí)踐與應(yīng)用[M]..北京：清華大學(xué)出版社，2002 [11]Control Systems Theory with Engineering Applications Boston.Basel.berlin，2001 [12]肖蕙蕙，傅曉林編..數(shù)字電子技術(shù)基礎(chǔ)[M]..重慶：重慶大學(xué)出版社，2002 [13]上海中專(zhuān)計(jì)算機(jī)協(xié)作組編..微機(jī)與單片機(jī)原理及應(yīng)用[M]..上海：復(fù)旦大學(xué)出版社，1995 三、所選課題目前國(guó)內(nèi)外科技發(fā)展動(dòng)態(tài)如何？ 自本世紀(jì)80年代 FPGA（Field-Programmable Gate Array 現(xiàn)場(chǎng)可編程門(mén)陣列）是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度（單片集成的系統(tǒng)門(mén)數(shù)達(dá)上千萬(wàn)門(mén)）、高速（200MHz以上）、在線(xiàn)系統(tǒng)可編程等優(yōu)點(diǎn)，為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了突破性變革，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，提高了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、設(shè)計(jì)靈活性和可靠性。在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。 當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬(wàn)門(mén)以上)以及許多具有特定功能的專(zhuān)用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。 四、闡述擬選題的目的、意義、要完成的工作和預(yù)期結(jié)果 1. 目的和意義 本次畢業(yè)設(shè)計(jì)的課題對(duì)我來(lái)說(shuō)是一個(gè)很新的題目，所以什么都要從新開(kāi)始，特別是VHDL語(yǔ)言的運(yùn)用。我想通過(guò)這次畢業(yè)設(shè)計(jì)，將理論與實(shí)踐結(jié)合得更加緊密，進(jìn)一步強(qiáng)化動(dòng)手能力，為我以后的工作打下基礎(chǔ)。 2．要完成的工作 1.查找資料，對(duì)FPGA有一定的了解 2.畢業(yè)論文的撰寫(xiě)，包括英文翻譯 3.簡(jiǎn)單的外圍電路的設(shè)計(jì) 4.對(duì)FPGA芯片的編程與測(cè)試仿真 5.整和電路和硬件測(cè)試 6.論文的整理 3．預(yù)期結(jié)果 通過(guò)系統(tǒng)的設(shè)計(jì)，可以達(dá)到多通道的音頻的采集，并能回放采集的音頻數(shù)據(jù)。 五、畢業(yè)設(shè)計(jì)所必需的實(shí)驗(yàn)、計(jì)算、加工等初步計(jì)劃 1. 電路的參數(shù)的計(jì)算（主要是濾波器和音頻采集電路的參數(shù)設(shè)計(jì)），并根據(jù)參數(shù)設(shè)計(jì)電路板 2. 對(duì)FPGA芯片的編程與測(cè)試仿真 3. 整機(jī)調(diào)試 六、畢業(yè)設(shè)計(jì)工作進(jìn)度安排 時(shí)間安排 完成工作 時(shí)間安排 第1周～第4周 準(zhǔn)備階段：主要是查找資料和理論學(xué)習(xí)階段，在這個(gè)階段還要完成的是方案的確定。（兩個(gè)星期） 第1周～第4周 第5周～第6周 硬件設(shè)計(jì)階段：主要完成外圍的電路的設(shè)計(jì) 第5周～第6周 第7周～第8周 軟件編程階段：主要完成對(duì)FPGA芯片的編成，同時(shí)要完成芯片引腳的確定 第7周～第8周 第9周～第11周 硬件制作階段：通過(guò)對(duì)FPGA芯片引腳的定義，設(shè)計(jì)完成電路圖，并做好電路版，著手撰寫(xiě)論文 第9周～第11周 第11周~第12周 整機(jī)調(diào)試階段：對(duì)系統(tǒng)進(jìn)行整機(jī)調(diào)試，盡量達(dá)到設(shè)計(jì)要求 第11周~第12周 第13周~第14周 完善系統(tǒng)功能，修改論文 第13周~第14周 第15周~第16周 準(zhǔn)備畢業(yè)論文及答辯 第15周~第16周 七、對(duì)選題報(bào)告的評(píng)論意見(jiàn) 主持人簽名： 年 月 日 3